搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      OpenFPGA

      文章：338 被閱讀：96w 粉絲數(shù)：66 關(guān)注數(shù)：0 點贊數(shù)：16

      廣告

      從FPGA說起的深度學(xué)習：數(shù)據(jù)并行性

      這是新的系列教程，在本教程中，我們將介紹使用 FPGA 實現(xiàn)深度學(xué)習的技術(shù)，深度學(xué)習是近年來人工智能....
      的頭像 OpenFPGA 發(fā)表于 05-04 11:22 ?1260次閱讀
      從FPGA說起的深度學(xué)習：數(shù)據(jù)并行性

      數(shù)字硬件建模SystemVerilog之Interface和modport介紹

      SystemVerilog Interface是modport的一種，但比簡單的輸入、輸出或輸入輸出....
      的頭像 OpenFPGA 發(fā)表于 04-28 14:12 ?3812次閱讀
      數(shù)字硬件建模SystemVerilog之Interface和modport介紹

      數(shù)字硬件建模SystemVerilog之Interface方法概述

      SystemVerilog Interface是modport的一種，但比簡單的輸入、輸出或輸入輸出....
      的頭像 OpenFPGA 發(fā)表于 04-28 14:10 ?2560次閱讀
      數(shù)字硬件建模SystemVerilog之Interface方法概述

      簡單總結(jié)一下Verilog在設(shè)計時的不方便地方

      Verilog始于20世紀80年代初，是一家名為Gateway Design Automation的....
      的頭像 OpenFPGA 發(fā)表于 04-27 09:57 ?816次閱讀
      簡單總結(jié)一下Verilog在設(shè)計時的不方便地方

      Interface端口的概念介紹

      SystemVerilog Interface是modport的一種，但比簡單的輸入、輸出或輸入輸出....
      的頭像 OpenFPGA 發(fā)表于 04-19 14:48 ?1814次閱讀

      FPGA循環(huán)并行化應(yīng)用于先前任務(wù)并行化的推理內(nèi)核

      此外，當前內(nèi)核的外部內(nèi)存訪問效率低下，因此內(nèi)存訪問也是瓶頸。在這種狀態(tài)下，即使進行循環(huán)并行化，內(nèi)存訪....
      的頭像 OpenFPGA 發(fā)表于 04-17 09:12 ?972次閱讀

      從FPGA說起的深度學(xué)習：任務(wù)并行性

      這是新的系列教程，在本教程中，我們將介紹使用 FPGA 實現(xiàn)深度學(xué)習的技術(shù)，深度學(xué)習是近年來人工智能....
      的頭像 OpenFPGA 發(fā)表于 04-12 10:19 ?931次閱讀

      用Vitis HLS實現(xiàn)OpenCV仿真的方法

      算法原理很簡單，我們先介紹均值濾波，因為線性濾波的基礎(chǔ)是均值濾波，中值濾波是在這個基礎(chǔ)上發(fā)展過來的。
      的頭像 OpenFPGA 發(fā)表于 04-10 09:03 ?998次閱讀

      基于FPGA的開源攝影機--Axiom Camera

      AXIOM camera是由德國公司apertus°推出的一個模塊化、開源的攝像機系統(tǒng)。它由一個核心....
      的頭像 OpenFPGA 發(fā)表于 04-06 11:39 ?2122次閱讀

      FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開源網(wǎng)站?

      Opencores是一個開源的數(shù)字電路設(shè)計社區(qū)，它提供了免費的開源IP（知識產(chǎn)權(quán)）核心，讓工程師和愛....
      的頭像 OpenFPGA 發(fā)表于 04-03 10:39 ?1585次閱讀

      FPGA PCIe加速卡開源硬件及例程介紹

      基于Xilinx Artix-7系列FPGA芯片設(shè)計的M.2 M-Key FPGA加速卡，引出Art....
      的頭像 OpenFPGA 發(fā)表于 03-24 09:13 ?4250次閱讀

      國產(chǎn)FPGA搭建圖像處理平臺

      整體和lattice diamond界面類似，這里有個不舒服的地方就是文件沒有層級關(guān)系，需要綜合之后....
      的頭像 OpenFPGA 發(fā)表于 03-24 09:10 ?1210次閱讀

      在FPGA設(shè)計中怎么應(yīng)用ChatGPT？

      科技即生產(chǎn)力，最近，OpenAI 發(fā)布了 ChatGPT，在各大論壇和許多網(wǎng)站上受到了廣泛關(guān)注，Ch....
      的頭像 OpenFPGA 發(fā)表于 03-14 10:03 ?1812次閱讀

      結(jié)合卷積層來創(chuàng)建一個完整的推理函數(shù)

      首先輸入一張1x28x28的圖片，然后兩次通過Conv2d -> ReLU -> MaxPool2d....
      的頭像 OpenFPGA 發(fā)表于 03-13 09:22 ?697次閱讀

      編寫一個創(chuàng)建模塊dut實例的測試平臺

      編寫一個創(chuàng)建模塊dut實例（具有任何實例名稱）的測試平臺，并創(chuàng)建一個時鐘信號來驅(qū)動模塊的clk輸入。....
      的頭像 OpenFPGA 發(fā)表于 03-13 09:19 ?1313次閱讀

      FPGA偽紅外圖像處理過程演示

      紅外攝像機因為對可見光不敏感，所以在一些特殊行業(yè)應(yīng)用越來越廣泛。
      的頭像 OpenFPGA 發(fā)表于 03-09 14:30 ?1195次閱讀

      8位寬的2對1多路復(fù)用器不起作用修復(fù)錯誤怎么解決呢？

      注意圖中的Ref是參考波形，Yours是你的代碼生成的波形，網(wǎng)站會對比這兩個波形，一旦這兩者不匹配，....
      的頭像 OpenFPGA 發(fā)表于 03-09 14:27 ?818次閱讀

      在icestick板子上實現(xiàn)從FPGA到USB Host的數(shù)據(jù)傳輸

      icestick 板載 USB 接口芯片 FT2232H 的端口 A 和端口 B 均與 FPGA i....
      的頭像 OpenFPGA 發(fā)表于 03-09 14:18 ?1439次閱讀

      SystemVerilog構(gòu)建大型電路

      構(gòu)建一個從 0 到 999（含）計數(shù)的計數(shù)器，周期為 1000 個周期。復(fù)位輸入是同步的，應(yīng)該將計數(shù)....
      的頭像 OpenFPGA 發(fā)表于 03-09 14:15 ?1683次閱讀

      一種可將手語字母翻譯成帶顯示器書面字母的智能手套

      在這個項目中，我們的主要目的是開發(fā)一款智能手套，幫助使用手語的人在日常生活中輕松交流。
      的頭像 OpenFPGA 發(fā)表于 03-03 09:54 ?942次閱讀

      從FPGA說起的深度學(xué)習

      這是新的系列教程，在本教程中，我們將介紹使用 FPGA 實現(xiàn)深度學(xué)習的技術(shù)，深度學(xué)習是近年來人工智能....
      的頭像 OpenFPGA 發(fā)表于 03-03 09:52 ?1465次閱讀

      從EDA工具的計算任務(wù)視角解析模擬IC

      模擬IC是負責生產(chǎn)、放大和處理各類模擬信號的電路，工程師通過模擬電路把模擬信號放大縮小后，再全部記錄....
      的頭像 OpenFPGA 發(fā)表于 03-03 09:50 ?931次閱讀

      用C語言實現(xiàn)一個全連接層和激活函數(shù)ReLU

      全連接層是將輸入向量X乘以權(quán)重矩陣W，然后加上偏置B的過程。下面轉(zhuǎn)載第二篇的圖，能按照這個圖計算就可....
      的頭像 OpenFPGA 發(fā)表于 03-03 09:43 ?2404次閱讀

      合理高效地使用狀態(tài)機是數(shù)字電路中的重要技能

      在許多（較舊的）串行通信協(xié)議中，每個數(shù)據(jù)字節(jié)都與一個起始位和一個停止位一起發(fā)送，以幫助接收器從位流中....
      的頭像 OpenFPGA 發(fā)表于 02-22 09:17 ?2387次閱讀

      時序邏輯程序中推斷組合邏輯？

      使用always_ff和在靈敏度列表中指定一個時鐘邊沿并不意味著過程中的所有邏輯都是時序邏輯。綜合編....
      的頭像 OpenFPGA 發(fā)表于 02-20 10:38 ?677次閱讀

      在FPGA上實現(xiàn)深度學(xué)習

      MNIST 數(shù)據(jù)庫（http://yann.lecun.com/exdb/mnist/）是一個包含 ....
      的頭像 OpenFPGA 發(fā)表于 02-15 09:41 ?2901次閱讀

      使用Vivado Block Design設(shè)計解決項目繼承性問題

      使用Vivado Block Design設(shè)計解決了項目繼承性問題，但是還有個問題，不知道大家有沒有....
      的頭像 OpenFPGA 發(fā)表于 02-13 11:02 ?3037次閱讀

      時序邏輯的時鐘到Q傳播和建立/保持時間

      數(shù)字門級電路可分為兩大類：組合邏輯和時序邏輯。鎖存器是組合邏輯和時序邏輯的一個交叉點，在后面會作為單....
      的頭像 OpenFPGA 發(fā)表于 02-12 10:28 ?1052次閱讀

      如何合理高效地使用狀態(tài)機呢？

      今天還是更新狀態(tài)機，狀態(tài)機基本是整個HDL中的核心，合理、高效地使用狀態(tài)機，是數(shù)字電路中的重要技能。
      的頭像 OpenFPGA 發(fā)表于 02-12 10:21 ?835次閱讀

      使用AXI CDMA制作FPGA AI加速器通道

      使用 AMD-Xilinx FPGA設(shè)計一個全連接DNN核心現(xiàn)在比較容易（Vitis AI），但是利....
      的頭像 OpenFPGA 發(fā)表于 02-08 09:33 ?1875次閱讀