智能化頻率特性測(cè)試儀系統(tǒng)電路設(shè)計(jì)

　　傳統(tǒng)掃頻儀的信號(hào)源大多采用LC 電路構(gòu)成的振蕩器，大量使用分立元器件來(lái)實(shí)現(xiàn)各功能，顯示部分采用傳統(tǒng)的掃描顯示器。因此傳統(tǒng)結(jié)構(gòu)的掃頻儀不僅結(jié)構(gòu)復(fù)雜、體積龐大、價(jià)格昂貴、操作復(fù)雜，而且由于各元件分散性大，參數(shù)變化容易受外部環(huán)境變化影響，精度不高。目前，以Agilent 等為代表的儀器生產(chǎn)廠家提供了多種高性能的頻率特性測(cè)試儀。但其產(chǎn)品主要集中在射頻、微波等高頻領(lǐng)域，中低頻段的產(chǎn)品相對(duì)缺乏。本文基于直接數(shù)字頻率合成（DDS）的技術(shù)思想，采用DSP 和FPGA 架構(gòu)的現(xiàn)代數(shù)字信號(hào)處理技術(shù)，設(shè)計(jì)了一臺(tái)低成本，高度數(shù)字化和智能化的頻率特性測(cè)試儀，實(shí)現(xiàn)了對(duì)20 Hz~150 MHz 范圍內(nèi)任意頻段的被測(cè)網(wǎng)絡(luò)幅頻特性和相頻特性測(cè)量和顯示，完成了數(shù)據(jù)存儲(chǔ)回放和傳輸，-3 dB 帶寬計(jì)算，峰值查找等功能。幅度檢測(cè)精度達(dá)到1dBm，相位檢測(cè)精度1°的指標(biāo)。

　　控制與數(shù)據(jù)處理單元

　　ADSP-BF532和FPGA（EP1C3） 是控制與數(shù)據(jù)存儲(chǔ)處理單元的核心。DSP 通過(guò)PPI、SPI 和PF 接口與FPGA 進(jìn)行雙向數(shù)據(jù)通信，實(shí)現(xiàn)鍵盤讀取，DDS 掃描，A/D 采集，LCD掃描等功能，通過(guò)UART 單元與計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)傳輸和遠(yuǎn)程控制。FPGA 完成了TFT_LCD和VGA 同步顯示時(shí)序轉(zhuǎn)換、鍵盤掃描、SPI 通信和信號(hào)分配等功能。另外，DSP 通過(guò)EBIU單元連接AM29LV800和MT48L32M16分別作為程序與工作狀態(tài)存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)與顯示緩存。

　　AD9958采用25 MHz 外部時(shí)鐘輸入，經(jīng)內(nèi)部PLL 倍頻后產(chǎn)生500 MHz 內(nèi)核工作時(shí)鐘。輸出信號(hào)為兩路同頻的正弦和余弦信號(hào)。為避免數(shù)字噪聲對(duì)信號(hào)產(chǎn)生干擾，芯片的3.3 V 數(shù)字供電與模擬供電部分需采用型網(wǎng)絡(luò)隔離，并對(duì)模擬地接小電阻到地平面以隔離干擾。由于芯片輸出為電流信號(hào)，需采用51Ω上拉到1.8 V 轉(zhuǎn)換為電壓信號(hào)，經(jīng)LFCN-160集成濾波器濾除高頻噪聲，并采用差分運(yùn)放AD8312抵消共模噪聲。輸出信號(hào)電平范圍為-10~-3dBm.AD9958信號(hào)輸出原理如圖5所示。

　　儀器實(shí)現(xiàn)了對(duì)20 Hz~150 MHz 范圍內(nèi)任意頻段的被測(cè)網(wǎng)絡(luò)幅頻特性和相頻特性測(cè)量、數(shù)據(jù)存儲(chǔ)、回放、峰值查找以及-3 dB 測(cè)量，Q 值查找等計(jì)算。由于大量采用大規(guī)模集成電路，不僅提高了系統(tǒng)的集成度，減小了體積，而目提升了儀器的性能和穩(wěn)定性。實(shí)現(xiàn)了數(shù)字化、智能化、低成本。目前儀器已進(jìn)人生產(chǎn)階段。