加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進位數(shù)為輸入,而和數(shù)與進位為輸出則為全加器。常用作計算機算術邏輯部件,執(zhí)行邏輯操作、移位與指令調(diào)用。在電子學中,加法器是一種數(shù)位電路,其可進行數(shù)字的加法計算。
加法器電路設計方案一:BCD加法器的設計
BCD加法器的設計, 目的是根據(jù)彩燈亮滅的方式,來顯示兩個BCD碼相加之和。
本設計要求考慮高位溢出,無高位溢出時,求和結(jié)果用8個LED燈顯示,亮的為1,滅的為0,讀出BCD碼轉(zhuǎn)化為十進制,即為結(jié)果;若有高位溢出時,第9個燈亮,所得結(jié)果已超過兩位,通過9個燈結(jié)合讀出結(jié)果。
硬件接線圖
程序流程圖
程序設計
加法器電路設計方案二:8位級聯(lián)加法器的設計
8位級聯(lián)加法器的設計程序
8位級聯(lián)加法器RTL圖
評論
查看更多