12位并行輸出AD轉(zhuǎn)換器AD7492

12 位并行輸出AD 轉(zhuǎn)換器AD7492
摘要：AD7492 是ANALOG DEVICES 生產(chǎn)的12 位并行輸出AD 轉(zhuǎn)換器，它具有1MSPS 的高數(shù)據(jù)通過(guò)率和低功耗、無(wú)管線延時(shí)以及可變數(shù)字接口等特點(diǎn)。文中介紹了AD7492 的主要性能及應(yīng)用電路。

關(guān)鍵詞：AD 轉(zhuǎn)換器 數(shù)據(jù)通過(guò)率 并行接口 AD7492
1 概述
AD7492 是AD 公司推出的12 位高速、低功耗、逐次逼近式AD 轉(zhuǎn)換器。它可在2.7V～5.25V 的電壓下工作，其數(shù)據(jù)通過(guò)率高達(dá)1MSPS。它內(nèi)含一個(gè)低噪聲、寬頻帶的跟蹤/保持放大器，可以處理高達(dá)10MHz 的寬頻信號(hào)。AD7492 很容易與微處理器或DSP 接口。輸入信號(hào)從CONVST 的下降沿開(kāi)始被采樣，轉(zhuǎn)換也從此點(diǎn)啟動(dòng)。忙信號(hào)線在轉(zhuǎn)換起始時(shí)為高電平，810ns 后跳變?yōu)榈碗娖揭员?br>示轉(zhuǎn)換結(jié)束。沒(méi)有與此過(guò)程相關(guān)的管線延時(shí)。轉(zhuǎn)換結(jié)果是借助標(biāo)準(zhǔn)CS 和RD 信號(hào)從一個(gè)高速并行接口存取的。AD7492 采用先進(jìn)的技術(shù)來(lái)獲得高數(shù)據(jù)通過(guò)率下的低功耗。在5V 電壓下，速度為1MSPS 時(shí)，平均電流僅為1.72mA；它還可對(duì)可變電壓/數(shù)據(jù)通過(guò)率進(jìn)行管理。在5V 供電電壓和500kSPS 數(shù)據(jù)通過(guò)率下的消耗電流為1.24mA。AD7492 具有全部休眠和部分休眠兩種模式，采用休眠模式可以在低數(shù)據(jù)通過(guò)率時(shí)實(shí)現(xiàn)低功力量。在5V 電壓時(shí)，若速度為100kSPS，則平均電流為230μA。AD7492 的模擬輸入范圍為0～REF IN。另外，該器件內(nèi)部還可提供2.5V 參考電壓，同時(shí)，該參考也對(duì)外部有效。器件的轉(zhuǎn)換速度由內(nèi)部時(shí)鐘決定。

AD7492 的主要特性如下：
●額定電壓VDD 為2.7V～5.25V；
●高數(shù)據(jù)通過(guò)率：數(shù)據(jù)通過(guò)率為1MSPS；
●功耗低：在5V 電壓下，數(shù)據(jù)通過(guò)率為1MSPS 時(shí)，功耗一般為8.6mW；
●輸入頻帶寬；100kHz 輸入時(shí)，信噪比為70dB；
●具有片內(nèi)+2.5V 參考電壓；
●具有片內(nèi)時(shí)鐘振蕩器；
●具有可變電壓/數(shù)據(jù)通過(guò)率管理功能，轉(zhuǎn)換時(shí)間由內(nèi)部時(shí)鐘決定。有部分和全部?jī)煞N休眠模式，采
用休眠模式可在低數(shù)據(jù)通過(guò)率時(shí)使效能比達(dá)到最大；
●帶有高速并行接口；
●具有柔性數(shù)字接口。通過(guò)設(shè)定VDRIVE 引腳可控制I/O 引腳上的電壓；
●休眠模式的電流一般為50nA；
●無(wú)管線延時(shí)。是一個(gè)標(biāo)準(zhǔn)的逐次逼近式AD 轉(zhuǎn)換器，可在采樣瞬間精確控制，采樣瞬間借助于
CONVST 的輸入和間隔停止轉(zhuǎn)換來(lái)控制；
●外圍元器件較少，可優(yōu)化電路板空間；
●采用24 引腳SOIC 或TSSOP 封裝形式。
2 引腳功能
圖1 所示為AD7492 的功能框圖。圖2 為其引腳排列。各引腳的功能如
下：
CS：片選引腳。在CS 和RD 下降沿之后，系統(tǒng)把轉(zhuǎn)換結(jié)果放在數(shù)據(jù)總
線上。由于CS 和RD 連接在輸入端的同一個(gè)與門上，因此信號(hào)是可以互換
的。
RD：讀信號(hào)輸入端。通常連接到邏輯輸入端，以讀取轉(zhuǎn)換結(jié)果。若數(shù)
據(jù)總線總是處于工作狀態(tài)，則在忙信號(hào)線變?yōu)榈碗娖街皩⑿碌霓D(zhuǎn)換結(jié)果送
出去，在這種情況下CS 和RD 可通過(guò)硬件方式連至低電平。
CONVST：?jiǎn)?dòng)轉(zhuǎn)換輸入信號(hào)端。跟蹤/保持輸入放大器在CONVST 的
下降沿處從跟蹤狀態(tài)轉(zhuǎn)換為保持狀態(tài)，同時(shí)啟動(dòng)轉(zhuǎn)換過(guò)程。轉(zhuǎn)換建立時(shí)間可
短至15ns。如果CONVST 在轉(zhuǎn)換持續(xù)期間處于低電平，且在轉(zhuǎn)換結(jié)束時(shí)仍
保持低電平，器件將自動(dòng)進(jìn)入休眠狀態(tài)。休眠狀態(tài)的類型由PS/FS 引腳決定。若器件處于休眠狀態(tài)，
CONVST 的下一個(gè)上升沿將喚醒它。喚醒時(shí)間一般為1μs。
PS/FS：休眠模式選擇端。器件進(jìn)入休眠狀態(tài)時(shí)，此引腳決定休眠的類型。在部分休眠模式下，內(nèi)
部參考電路和振蕩電路不斷電，耗電大約200μV。在全部休眠模式下，所有模擬電路均斷電，此時(shí)器件
的功耗可以忽略不計(jì)。
BUSY：忙信號(hào)輸出端。此引腳的邏輯輸出表明器件所處的狀態(tài)。在CONVST 下降沿之后，忙信號(hào)
變?yōu)楦唠娖讲⒃谵D(zhuǎn)換期間保持高電平。一旦轉(zhuǎn)換結(jié)束，轉(zhuǎn)換結(jié)果存入輸出寄存器，忙線復(fù)位為低電平。
在忙信號(hào)下降沿之前，跟蹤/保持放大器轉(zhuǎn)為跟蹤狀態(tài)，忙信號(hào)變?yōu)榈碗娖揭蚤_(kāi)始跟蹤。在忙信號(hào)變低
時(shí)，若CONVST 輸入仍為低電平，則器件在忙信號(hào)上降沿自動(dòng)進(jìn)行入休眠狀態(tài)。
REF OUR：2.5V±1%參考電壓輸出。
AVDD：模擬電源端。
DVDD：數(shù)字電源端，2.7～5.25V。用于給AD7492 器件內(nèi)除輸出驅(qū)動(dòng)電路和輸入電路外的所有數(shù)
字電路提供電源。
AGND：模擬地。
DGND：數(shù)字地。
AGND 和DGND 理論上應(yīng)處于同一電位，即使在有瞬變電流時(shí)，其差值最大也不可超過(guò)0.3V。
VIN：模擬輸入端。單端模擬輸入路線。輸入范圍為0V～REF IN。此引腳為直流高阻抗。
VDRIVE：輸出驅(qū)動(dòng)電路和數(shù)字輸入電路的供電電源為2.7V～5.25V。此電源電壓決定數(shù)據(jù)輸出引
腳的高電平電壓和數(shù)字輸入的閾值電壓。當(dāng)數(shù)字輸入和輸出引腳閾值電壓為3V 時(shí)，VDRIVE 允許
AVDD 和DVDD 在5V 電壓下工作（使ADC 的動(dòng)態(tài)性能最優(yōu)）。
DB0～DB11：數(shù)字線0～11 位。器件的并聯(lián)數(shù)字輸出。這是由CS 和RD 控制的三態(tài)輸出。它們的
輸出高電平電壓是由VDRIVE 引腳決定的。
3 應(yīng)用接口電路
圖3 為AD7492 的一個(gè)典型連接圖。一旦CONVST 變?yōu)榈碗娖剑π盘?hào)就變?yōu)楦唠娖?，在轉(zhuǎn)換結(jié)束時(shí)，忙信號(hào)的下降沿用于激發(fā)一個(gè)中斷服務(wù)。由CS 和RD 線控制并讀取12字節(jié)。內(nèi)部2.5V 參考電壓使AD7492 成為0～2.5V 的模擬輸入、單極性AD 轉(zhuǎn)換器。REF OUT 引腳需并聯(lián)一個(gè)不小于
100nF 的電容器，以使基準(zhǔn)電壓保持穩(wěn)定。因?yàn)榈谝婚W轉(zhuǎn)換可能會(huì)有誤差，建議剔除第一次轉(zhuǎn)換結(jié)果。這樣也可以保證
各部分處于正確的轉(zhuǎn)換狀態(tài)。上電時(shí)，不能變動(dòng)，否則
CONVST 的上升沿可能會(huì)叫不醒器件。
圖3 中，將VDRIVE 引腳與DVDD 相連是為了確定邏輯
輸出的電平值為0 或DVDD。加在VDRIVE 的電壓可確定輸入和輸出邏輯信號(hào)的電壓值。如果DVDD
連接5V 電壓而VDRIVE 連接3V 電壓，則對(duì)應(yīng)邏輯0 和1 的電壓為0V 和3V。這些特性使得AD7492
能以3V 的閾值電壓使A/D 在5V 下運(yùn)行。