逐次逼近式AD轉換器AD7492的性能特點和應用電路分析

1 概述

AD7492是AD公司推出的12位高速、低功耗、逐次逼近式AD轉換器。它可在2.7V～5.25V的電壓下工作，其數據通過率高達1MSPS。它內含一個低噪聲、寬頻帶的跟蹤/保持放大器，可以處理高達10MHz的寬頻信號。

AD7492 很容易與微處理器或DSP接口。輸入信號從CONVST的下降沿開始被采樣，轉換也從此點啟動。忙信號線在轉換起始時為高電平，810ns后跳變?yōu)榈碗娖揭员硎巨D換結束。沒有與此過程相關的管線延時。轉換結果是借助標準CS和RD信號從一個高速并行接口存取的。

AD7492采用先進的技術來獲得高數據通過率下的低功耗。在5V電壓下，速度為1MSPS時，平均電流僅為1.72mA；它還可對可變電壓/數據通過率進行管理。在5V供電電壓和500kSPS數據通過率下的消耗電流為1.24mA。

AD7492具有全部休眠和部分休眠兩種模式，采用休眠模式可以在低數據通過率時實現低功力量。在5V電壓時，若速度為100kSPS，則平均電流為230μA。AD7492的模擬輸入范圍為0～REF IN。另外，該器件內部還可提供2.5V參考電壓，同時，該參考也對外部有效。器件的轉換速度由內部時鐘決定。AD7492的主要特性如下：

●額定電壓VDD為2.7V～5.25V；

●高數據通過率：數據通過率為1MSPS；

●功耗低：在5V電壓下，數據通過率為1MSPS時，功耗一般為8.6mW；

●輸入頻帶寬；100kHz輸入時，信噪比為70dB；

●具有片內+2.5V參考電壓；

●具有片內時鐘振蕩器；

●具有可變電壓/數據通過率管理功能，轉換時間由內部時鐘決定。有部分和全部兩種休眠模式，采用休眠模式可在低數據通過率時使效能比達到最大；

●帶有高速并行接口；

●具有柔性數字接口。通過設定VDRIVE引腳可控制I/O引腳上的電壓；

●休眠模式的電流一般為50nA；

●無管線延時。是一個標準的逐次逼近式AD轉換器，可在采樣瞬間精確控制，采樣瞬間借助于CONVST的輸入和間隔停止轉換來控制；

●外圍元器件較少，可優(yōu)化電路板空間；

●采用24引腳SOIC或TSSOP封裝形式。

2 引腳功能

圖1所示為AD7492的功能框圖。圖2為其引腳排列。各引腳的功能如下：

CS：片選引腳。在CS和RD下降沿之后，系統(tǒng)把轉換結果放在數據總線上。由于CS和RD連接在輸入端的同一個與門上，因此信號是可以互換的。

RD：讀信號輸入端。通常連接到邏輯輸入端，以讀取轉換結果。若數據總線總是處于工作狀態(tài)，則在忙信號線變?yōu)榈碗娖街皩⑿碌霓D換結果送出去，在這種情況下CS和RD可通過硬件方式連至低電平。

CONVST：啟動轉換輸入信號端。跟蹤/保持輸入放大器在CONVST的下降沿處從跟蹤狀態(tài)轉換為保持狀態(tài)，同時啟動轉換過程。轉換建立時間可短至15ns。如果 CONVST在轉換持續(xù)期間處于低電平，且在轉換結束時仍保持低電平，器件將自動進入休眠狀態(tài)。休眠狀態(tài)的類型由PS/FS引腳決定。若器件處于休眠狀態(tài)，CONVST的下一個上升沿將喚醒它。喚醒時間一般為1μs。

PS/FS：休眠模式選擇端。器件進入休眠狀態(tài)時，此引腳決定休眠的類型。在部分休眠模式下，內部參考電路和振蕩電路不斷電，耗電大約200μV。在全部休眠模式下，所有模擬電路均斷電，此時器件的功耗可以忽略不計。

BUSY：忙信號輸出端。此引腳的邏輯輸出表明器件所處的狀態(tài)。在CONVST下降沿之后，忙信號變?yōu)楦唠娖讲⒃谵D換期間保持高電平。一旦轉換結束，轉換結果存入輸出寄存器，忙線復位為低電平。在忙信號下降沿之前，跟蹤/保持放大器轉為跟蹤狀態(tài)，忙信號變?yōu)榈碗娖揭蚤_始跟蹤。在忙信號變低時，若CONVST輸入仍為低電平，則器件在忙信號上降沿自動進行入休眠狀態(tài)。

REF OUR：2.5V±1%參考電壓輸出。

AVDD：模擬電源端。

DVDD：數字電源端，2.7～5.25V。用于給AD7492器件內除輸出驅動電路和輸入電路外的所有數字電路提供電源。

AGND：模擬地。

DGND：數字地。

AGND和DGND理論上應處于同一電位，即使在有瞬變電流時，其差值最大也不可超過0.3V。

VIN：模擬輸入端。單端模擬輸入路線。輸入范圍為0V～REF IN。此引腳為直流高阻抗。

VDRIVE：輸出驅動電路和數字輸入電路的供電電源為2.7V～5.25V。此電源電壓決定數據輸出引腳的高電平電壓和數字輸入的閾值電壓。當數字輸入和輸出引腳閾值電壓為3V時，VDRIVE允許AVDD和DVDD在5V電壓下工作（使ADC的動態(tài)性能最優(yōu)）。

DB0～DB11：數字線0～11位。器件的并聯(lián)數字輸出。這是由CS和RD控制的三態(tài)輸出。它們的輸出高電平電壓是由VDRIVE引腳決定的。

3 應用接口電路

圖3 為AD7492的一個典型連接圖。一旦CONVST變?yōu)榈碗娖?，忙信號就變?yōu)楦唠娖?，在轉換結束時，忙信號的下降沿用于激發(fā)一個中斷服務。由CS和RD線控制并讀取12字節(jié)。內部2.5V參考電壓使AD7492成為0～2.5V的模擬輸入、單極性AD轉換器。REF OUT引腳需并聯(lián)一個不小于100nF的電容器，以使基準電壓保持穩(wěn)定。因為第一閃轉換可能會有誤差，建議剔除第一次轉換結果。這樣也可以保證各部分處于正確的轉換狀態(tài)。上電時，不能變動，否則CONVST的上升沿可能會叫不醒器件。

圖3 中，將VDRIVE引腳與DVDD相連是為了確定邏輯輸出的電平值為0或DVDD。加在VDRIVE的電壓可確定輸入和輸出邏輯信號的電壓值。如果 DVDD連接5V電壓而VDRIVE連接3V電壓，則對應邏輯0和1的電壓為0V和3V。這些特性使得AD7492能以3V的閾值電壓使A/D在5V下運行。

責任編輯：gt