電子發(fā)燒友App

硬聲App

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)> - zynq使用自帶外設(shè)IP讓ARM PS訪問FPGA（八）

      - zynq使用自帶外設(shè)IP讓ARM PS訪問FPGA（八）

      上一頁12全文
      收藏

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

      評(píng)論

      查看更多

      相關(guān)推薦

      玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問FPGA？

      本文的目的是使用XPS為ARM PS 處理系統(tǒng)添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個(gè)LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對(duì)外設(shè)進(jìn)行測(cè)試。本文給出流水燈實(shí)現(xiàn)
      2012-12-16 14:48:219484

      基于zynq7000的linux系統(tǒng)搭建設(shè)計(jì)

      Zynq器件將arm和FPGA結(jié)合，利用了兩者各自的優(yōu)勢(shì)，arm可以實(shí)現(xiàn)靈活的控制，而FPGA部分可以實(shí)現(xiàn)算法加速，這大大擴(kuò)展了zynq的應(yīng)用。比如深度學(xué)習(xí)加速，圖像處理等等。PL側(cè)表示FPGA
      2020-11-30 11:56:013490

      PYNQ案例（一）：ZYNQ的PL與PS開發(fā)

      上一期的學(xué)習(xí)中，我們系統(tǒng)性地介紹了PYNQ與ZYNQ地區(qū)別與聯(lián)系。PYNQ = Python + ZYNQ，即將ZYNQ部分功能的Python化，直接調(diào)用Python庫和FPGA硬件庫進(jìn)行功能的開發(fā)
      2020-12-25 14:11:506843

      【ZYNQ Ultrascale+ MPSOC FPGA教程】第四章PL的LED實(shí)驗(yàn)

      對(duì)于ZYNQ來說PL（FPGA）開發(fā)是至關(guān)重要的，這也是ZYNQ比其他ARM的有優(yōu)勢(shì)的地方，可以定制化很多ARM端的外設(shè)，在定制ARM端的外設(shè)之前先讓我們通過一個(gè)LED例程來熟悉PL（FPGA）的開發(fā)流程，熟悉Vivado軟件的基本操作，這個(gè)開發(fā)流程和不帶ARM的FPGA芯片完全一致。
      2021-01-21 13:28:0815020

      【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章 Hello World(上)

      配置PS管腳。雖然PS端的ARM是硬核，但是在ZYNQ當(dāng)中也要將ARM硬核添加到工程當(dāng)中才能使用。前面章節(jié)介紹的是代碼形式的工程，本章開始介紹ZYNQ的圖形化方式建立工程。
      2021-01-26 09:47:463959

      ZYNQ7000系列 PS、PL、AXI 、啟動(dòng)流程基本概念

      /p/005899fe6815 二、ZYNQ7020 分為PS端、PL端 PS: 處理系統(tǒng) （Processing System) , 就是與 FPGA 無關(guān)的 ARM 的 SOC 的部分。 PL: 可編程邏輯
      2021-05-12 10:25:3113960

      記錄一下ZYNQ7020芯片系列的基本概念

      Zynq 就是兩大功能塊，PS 部分和 PL 部分， 說白了，就是 ARM 的 SOC 部分，和 FPGA部分。其中，PS 集成了兩個(gè) ARM Cortex-A9 處理器，AMBA互連，內(nèi)部存儲(chǔ)器
      2022-07-13 17:47:2921148

      ARM硬核的引入相比傳統(tǒng)FPGA是否會(huì)降低zynq的性價(jià)比和靈活度呢

      zynq是xilinx的新一代的嵌入ARM硬核的SOC，請(qǐng)問1、這種FPGA器件相對(duì)以往傳統(tǒng)FPGA有哪些優(yōu)勢(shì)和劣勢(shì)？2、針對(duì)圖像和視頻處理的，這兩類哪一種器件更適合？3、相同價(jià)格的情況下，ARM硬核的引入相比傳統(tǒng)FPGA是否會(huì)降低zynq的性價(jià)比和靈活度？
      2022-07-25 14:35:16

      ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)

      （1個(gè)）：是ARM多核架構(gòu)下定義的一種接口，中文翻譯為加速器一致性端口，用來管理DMA之類的不帶緩存的AXI外設(shè)，PS端是Slave接口。我們可以雙擊查看ZYNQ的IP核的內(nèi)部配置，就能發(fā)現(xiàn)上述的三種
      2018-01-08 15:44:39

      ZYNQ PS端IIC接口使用筆記分享

      ZYNQ7000系列FPGA的PS自帶兩個(gè)IIC接口，接口PIN IO可擴(kuò)展為EMIO形式即將IO約束到PL端符合電平標(biāo)準(zhǔn)的IO（BANK12、BANK13、BANK34、BANK35）；SDK中
      2020-12-23 17:06:35

      ZYNQ PS端IIC接口使用筆記分享

      　　ZYNQ7000系列FPGA的PS自帶兩個(gè)IIC接口，接口PIN IO可擴(kuò)展為EMIO形式即將IO約束到PL端符合電平標(biāo)準(zhǔn)的IO（BANK12、BANK13、BANK34、BANK35
      2021-01-08 16:44:20

      ZYNQ PS端IIC接口怎么使用？

      ZYNQ PS端IIC接口使用筆記
      2021-02-23 06:23:31

      ZYNQ中ARM產(chǎn)生的命令是如何控制外設(shè)的？

      ZYNQ在pl中建一個(gè)ip核，然后ARM是如何控制它，地址還是什么？是如何調(diào)用其地址的？
      2023-03-15 10:51:29

      ZYNQ中的ps端到底擔(dān)任了什么作用？

      ZYNQ中的ps端到底擔(dān)任了什么作用？，除了不用FPGA設(shè)計(jì)接口驅(qū)動(dòng)還有什么？
      2015-01-26 14:01:51

      ZYNQ的GPIO相關(guān)資料推薦

      ZYNQ 分為 PS 和 PL 兩部分，那么器件的引腳（Pin）資源同樣也分成了兩部分。ZYNQ PS 中的外設(shè)可以通過 MIO（Multiuse I/O，多用輸入/輸出）模塊連接到 PS 端的引腳
      2022-02-08 07:27:16

      ZYNQ的學(xué)習(xí)筆記分享

      通過MIO（Multiuse I/O）模塊對(duì)器件的引腳做觀測(cè)（input）和控制（output）。ZYNQ的PS端上的GPIO也可以通過EMIO（Extra MIO）模塊對(duì)PL端的IP以及引腳實(shí)現(xiàn)上述操作。GPIO可以獨(dú)立且動(dòng)態(tài)地編程，作為輸入/輸出以及中斷模式。如上圖所示，ZYNQ將GPIO分為了4
      2022-02-08 07:30:36

      ZYNQ簡(jiǎn)介和Hello World介紹

      的一種異構(gòu)SoC，此系列的SoC搭載了單核或雙核的ARM? Cortex?-A9 MPCore?處理系統(tǒng)（processing system，以下簡(jiǎn)稱PS端）和Xilinx的FPGA部分
      2022-02-17 07:37:36

      ZYNQ調(diào)用XDMA PCIE IP同時(shí)讀寫PS DDR，導(dǎo)致藍(lán)屏問題。

      你好！我在ZYNQ 7015里（或者7035）調(diào)用XDMA PCIE IP 從上位機(jī)HOST PC通過PCIE接口給ZYNQ的PS DDR發(fā)送數(shù)據(jù)（XDMA PCIE IP接到了PS的AXI HP
      2019-11-21 10:35:01

      ZYNQ（FPGA）與DSP之間GPIO通信實(shí)現(xiàn)

      本文主要介紹說明XQ6657Z35-EVM 高速數(shù)據(jù)處理評(píng)估板ZYNQ(FPGA)與DSP之間GPIO通信的功能、使用步驟以及各個(gè)例程的運(yùn)行效果。1.1 ZYNQ與DSP之間GPIO通信1.1.1
      2023-06-16 16:02:47

      Zynq 7020 FPGA做一個(gè)RTL引腳規(guī)劃

      你好，我目前正在為我的Zynq 7020 FPGA做一個(gè)RTL引腳規(guī)劃。我有一個(gè)非常基本的問題。我在PL EMI上的PS和AXI EMC v3.0 ip核心上只有很少的接口。在合成之前，我可以為此IP核進(jìn)行引腳規(guī)劃嗎？另請(qǐng)告訴我針腳規(guī)劃的整個(gè)步驟。
      2020-04-10 10:21:22

      Zynq-7000 SoC提供 FPGA 資源

      ArduZynq 和 TE0726-03M ZynqBerry SBC 中的 Zynq Z-7010 SoC 的 FPGA 容量存在顯著差異。雖然所有 Zynq-7000 SoC 都采用雙核 Arm
      2018-08-31 14:43:05

      Zynq在非JTAG模式下的啟動(dòng)配置流程

      ARM 核來實(shí)現(xiàn)的?！　⌒枰⒁獾氖?，與傳統(tǒng)的 Xilinx 7 系列 FPGA 芯片不同，Zynq 是不支持從 PL 端進(jìn)行直接啟動(dòng)配置的，一定要通過 PS 部分來完成?！　?b class="flag-6" style="color: red">Zynq 的具體啟動(dòng)配置
      2021-01-08 16:33:01

      zynq 7020 PS和zynq PL是如何通話的?

      嗨，我必須找出zynq 7020 PS和zynq PL如何通話，特別是我必須找到將在ARM中處理的SDK C代碼。你能用一個(gè)明確的C代碼告訴我，它解釋了數(shù)據(jù)如何從PS轉(zhuǎn)移到PL，這是ARM用來做這個(gè)的基本程序嗎？謝謝
      2020-05-08 09:37:11

      zynq XC7Z100板卡學(xué)習(xí)資料:基于zynq XC7Z100 FMC接口通用計(jì)算平臺(tái)

      、USB口、UART-RS422、千兆網(wǎng)、JTAG調(diào)試等接口。二、基礎(chǔ)接口和性能核心板：使用 Zynq-7100SoC 對(duì)嵌入式應(yīng)用進(jìn)行快速原型設(shè)計(jì)以實(shí)現(xiàn)優(yōu)化；PS端包含Dual ARM
      2020-03-24 09:39:49

      zynq上的AXI視頻直接內(nèi)存訪問v6.2 IP

      大家好，有一個(gè)AXI VDMA IP，它可以很好地使用HP端口從zynq zc706上的PS DDR獲取1920x1080 @ 60Hz視頻。我們可以使用相同的IP在zynq zc706上使用HP
      2019-04-09 06:10:12

      zynq的PS如何向一個(gè)基于AXI4-FULL協(xié)議的自定義IP批量傳輸數(shù)據(jù)？

      zynq的PS如何向一個(gè)基于AXI4-FULL協(xié)議的自定義IP批量傳輸數(shù)據(jù)？
      2017-02-22 12:05:35

      zynq自定義ip中的時(shí)鐘頻率是多少？

      嗨，我正在使用zynq zc702，我設(shè)計(jì)了幾個(gè)自定義ip，它們用verilog模塊編寫，并且將駐留在PL部分，現(xiàn)在我的設(shè)計(jì)工作正常，ps和pl通信意味著即用自定義ip的arm完成..但是我
      2019-03-04 13:02:20

      zynq這種FPGA器件相對(duì)以往傳統(tǒng)FPGA有哪些優(yōu)勢(shì)和劣勢(shì)

      zynq是xilinx的新一代的嵌入ARM硬核的SOC，請(qǐng)問1、這種FPGA器件相對(duì)以往傳統(tǒng)FPGA有哪些優(yōu)勢(shì)和劣勢(shì)？2、針對(duì)圖像和視頻處理的，這兩類哪一種器件更適合？3、相同價(jià)格的情況下，ARM硬核的引入相比傳統(tǒng)FPGA是否會(huì)降低zynq的性價(jià)比和靈活度？
      2022-11-07 15:28:45

      Vivado 2013.1和Zynq需要及早訪問Vivado IP集成商是什么意思？

      關(guān)于Zynq的Vivado 2013.1發(fā)行說明說：“需要及早訪問Vivado IP集成商”。這是什么意思？它是否真的支持Zynq開箱即用？提前致謝。以上來自于谷歌翻譯以下為原文Vivado
      2018-12-04 11:00:58

      【Z-turn Board試用體驗(yàn)】+ Zynq架構(gòu)精講

      ZYNQ的內(nèi)部結(jié)構(gòu)包含處理器的系統(tǒng)（PS）和一個(gè)可編程邏輯（PL）兩個(gè)部分。應(yīng)用處理單元（APU）位于PS部分。應(yīng)用處理單元APU包括兩個(gè)ARM的Cortex-A9雙核處理器和兩個(gè)Neon協(xié)處理器
      2015-07-07 20:22:49

      【Z-turn Board試用體驗(yàn)】+ 【第六貼】：為ZYNQ的SOC添加自定義IP實(shí)現(xiàn)嵌入式系統(tǒng)

      本帖最后由 mytom520 于 2015-6-12 00:04 編輯 AXI總線是Zynq PS、PL的橋梁，想要發(fā)揮好Zynq的優(yōu)勢(shì)，AXI總線IP是不可或缺的。首先講解一下IP的工作原理
      2015-06-11 23:52:23

      【正點(diǎn)原子FPGA連載】第八章Linux基礎(chǔ)外設(shè)的使用-領(lǐng)航者ZYNQ之linux開發(fā)指南

      原子公眾號(hào)，獲取最新資料第八章Linux基礎(chǔ)外設(shè)的使用通過對(duì)Petalinux和XSDK的學(xué)習(xí)我們了解了如何使用Petalinux定制Linux和如何使用XSDK開發(fā)Linux應(yīng)用。本章我們學(xué)習(xí)如何通過
      2020-09-10 17:51:33

      【正點(diǎn)原子FPGA連載】第一章ZYNQ簡(jiǎn)介-領(lǐng)航者ZYNQ之FPGA開發(fā)指南

      性與FPGA的硬件可編程性進(jìn)行完美整合，以提供無與倫比的系統(tǒng)性能、靈活性與可擴(kuò)展性。ZYNQ是由兩個(gè)主要部分組成的：一個(gè)由雙核ARM Cortex-A9為核心構(gòu)成的處理系統(tǒng)（PS，Processing
      2020-09-20 17:28:02

      一文詳解MPSoC芯片

      `　　Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平臺(tái)。其亮點(diǎn)在于FPGA里包含了完整的ARM處理子系統(tǒng)（PS），包含了四核Cortex-A53處理器或雙核
      2021-01-07 17:11:26

      使用 PCIE 更新 AMD ZYNQ? 的 QSPI Flash 參考設(shè)計(jì)

      簡(jiǎn)介 AMD ZYNQ? 7000 的 S_AXI 端口提供了外設(shè)訪問 PS 內(nèi)部外設(shè)控制器的接口，這其中包括 4 個(gè) S_AXI_HP 端口以及兩個(gè) S_AXI_GP 端口。一般來說，可以訪問
      2023-11-30 18:49:15

      關(guān)于zynq啟動(dòng)的問題，求達(dá)人解答！

      [/td][td]關(guān)于zynq啟動(dòng)的問題，求達(dá)人解答！[img][/img]查閱了些資料，發(fā)現(xiàn)zynq是分部啟動(dòng)的。1）其中arm部分是否可以軟重啟，自己收到復(fù)位命令后進(jìn)行從新加載PS部分；2）有
      2013-08-23 10:49:00

      典型的ZYNQ SoC結(jié)構(gòu)圖/系統(tǒng)框架

      `　　ZYNQ系列是Xilinx推出的高端嵌入式SoC，其在片上集成了ARM處理器和FPGA。ZYNQ與傳統(tǒng)的嵌入式CPU相比，具有強(qiáng)大的并行處理能力。開發(fā)人員利用FPGA強(qiáng)大的并行處理能力，不僅
      2021-01-15 17:09:15

      分立式ARM+FPGA與ZYNQ SoC，選擇哪個(gè)更有潛力，對(duì)自己更好？

      /Kintex-7FPGA。ZYNQ由于為SoC器件，具有如下優(yōu)點(diǎn)：（1）硬件集成度較高，體積較小。（2）ARM與FPGA通信速率更高。（3）外設(shè)接口可靈活配置。但部分用戶在使用ZYNQ（本文特指XC7Z010
      2021-07-10 08:30:00

      基于Zynq的嵌入式開發(fā)流程

      基于Zynq的嵌入式開發(fā)流程Xilinx Zynq SoC 是集成了FPGA和硬核處理器的特殊SoC，它與一般FPGA的最大不同就是自帶了一個(gè)ARM Cortex-A系列硬核，根據(jù)型號(hào)不同從A9到
      2021-08-23 08:15:23

      如何訪問zynq處理器GPIO？

      你好我有Zynq 7z020板，我想訪問它的GPIO，但我找不到Zynq處理器文檔，所以我知道如何訪問Zynq GPIO？問候
      2019-09-11 10:48:04

      如何在PS中調(diào)用Zynq內(nèi)部的XADC模塊進(jìn)行片內(nèi)溫度和電源電壓測(cè)量

      應(yīng)該是“Xilinx模擬混合信號(hào)模塊”，是FPGA中的一個(gè)硬核。在7系列FPGA中，XADC提供了DRP和JTAG接口，用于訪問XADC的狀態(tài)和控制寄存器。Zynq中添加了第三個(gè)接口，稱作PS-XA...
      2021-12-27 06:18:43

      如何在zynq 702板上將IP核集成到ARM的項(xiàng)目？

      大家好，我正在做一個(gè)需要在zynq 702板上將你的IP核集成到ARM的項(xiàng)目。有人可以提供一些參考來處理它的界面嗎？謝謝。
      2019-11-05 09:48:49

      玩轉(zhuǎn)Zynq連載28——[ex50] 第一個(gè)Zynq系統(tǒng)工程“Hello Zynq”

      鏈接：https://pan.baidu.com/s/1XTQtP5LZAedkCwQtllAEyw提取碼：ld9c 1概述如圖所示，Zynq系統(tǒng)的PS部分有豐富的外設(shè)接口，常見的USB、UART
      2019-09-30 12:57:32

      玩轉(zhuǎn)Zynq連載2——Zynq PS的GPIO外設(shè)

      `玩轉(zhuǎn)Zynq連載2——Zynq PS的GPIO外設(shè)更多資料共享 鏈接：https://share.weiyun.com/5s6bA0s1 概述 Zynq的GPIO外設(shè)控制最多54個(gè)MIO引腳，也
      2019-04-18 16:33:51

      玩轉(zhuǎn)Zynq連載30——[ex52]基于Zynq PS的GPIO控制

      ://pan.baidu.com/s/1XTQtP5LZAedkCwQtllAEyw提取碼：ld9c 1 Zynq的GPIO概述參考文檔《玩轉(zhuǎn)Zynq-基礎(chǔ)篇：Zynq PS的GPIO外設(shè).pdf》。 2
      2019-10-10 11:21:06

      玩轉(zhuǎn)Zynq連載31——[ex53] 基于Zynq PS的EMIO控制

      才能連接到Zynq芯片的引腳上。EMIO的存在，其實(shí)是給用戶更大的PS的GPIO擴(kuò)展的靈活性，這也是FPGA+ARM獨(dú)有的架構(gòu)。因此，EMIO怎么用，很有必要好好玩玩。 2 EMIO的PS系統(tǒng)配置打開
      2019-10-12 17:35:16

      玩轉(zhuǎn)Zynq連載34——[ex54] 基于Zynq的AXI GP總線的從機(jī)接口設(shè)計(jì)

      ` 1概述Zynq將ARM和FPGA整合到了一個(gè)芯片上，它的過人之處不僅是功耗、面積、成本的優(yōu)化，更多的是將二者之間原本極為受限的數(shù)據(jù)交互方式轉(zhuǎn)移到芯片內(nèi)部完成，4條AXI GP通道（2個(gè)從機(jī)、2個(gè)
      2019-11-12 10:23:42

      請(qǐng)問我們可以使用生成的代碼在Zynq 7020 FPGA上實(shí)現(xiàn)設(shè)計(jì)嗎？

      我使用SIMULINK中的系統(tǒng)生成器設(shè)計(jì)了我的PID控制器浮點(diǎn)。我們可以使用生成的代碼在Zynq 7020 FPGA上實(shí)現(xiàn)設(shè)計(jì)嗎？或者我們需要在處理單元（ARM Cortex）上實(shí)現(xiàn)它？換句話說，我可以在FPGA上實(shí)現(xiàn)浮點(diǎn)而不是PS（處理器）嗎？謝謝。丹尼爾·穆罕
      2019-09-03 10:14:00

      請(qǐng)問是否可以在同一個(gè)Zynq FPGA中從PS控制PL JTAG？

      XAPP1251說明顯示，可以在Zynq ARM處理器上運(yùn)行XVC服務(wù)器來控制FPGA中的JTAG端口。但是，我不清楚，是否可以在同一個(gè)FPGA中控制PL JTAG？可以使用運(yùn)行在設(shè)備PS部分上
      2020-07-30 13:51:19

      賽靈思Zynq-7000可擴(kuò)展處理平臺(tái)讓編程流程更簡(jiǎn)單

      賽靈思Zynq-7000可擴(kuò)展處理平臺(tái)(EPP)將雙ARM Cortex-A9 MPCore處理器系統(tǒng)與可編程邏輯和硬IP外設(shè)緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出
      2019-05-16 10:44:42

      實(shí)例詳解：如何利用Zynq-7000的PL和PS進(jìn)行交互？

      本文通過實(shí)例詳細(xì)解析如何利用Zynq-7000的PL和PS進(jìn)行交互。實(shí)際上，Zynq就是兩大功能塊：雙核Arm的SoC和FPGA。根據(jù)Xilinx提供的手冊(cè)，PS： 處理系統(tǒng) （Processing System） ， 就是與FPGA無關(guān)的A
      2012-12-12 13:40:2253205

      自學(xué)ZedBoard：使用IP通過ARM PS訪問FPGA（源代碼）

      這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個(gè)LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對(duì)外設(shè)進(jìn)行測(cè)試。本資料為源代碼，
      2012-12-16 15:08:13122

      EDK中PS2自定義IP

      Xilinx FPGA工程例子源碼：EDK中PS2自定義IP
      2016-06-07 11:44:144

      使用教程分享：在Zynq AP SoC設(shè)計(jì)中高效使用HLS IP（一）

      高層次綜合設(shè)計(jì)最常見的的使用就是為CPU創(chuàng)建一個(gè)加速器，將在CPU中執(zhí)行的代碼移動(dòng)到FPGA可編程邏輯去提高性能。本文展示了如何在Zynq AP SoC設(shè)計(jì)中使用HLS IP。 在Zynq器件
      2017-02-07 18:08:113207

      Zynq PS/ PL第五篇：Adam Taylor MicroZed系列之25

      我們先來了解一下上節(jié)中介紹的Zynq SoC PS/PL接口，我創(chuàng)建一個(gè)很簡(jiǎn)單的外設(shè)，使用的是DSP48E1的DSP邏輯片，依靠這個(gè)外設(shè)第一個(gè)寄存器內(nèi)的控制字執(zhí)行乘法，加法或減法。
      2017-02-10 12:04:41469

      一步一步學(xué)ZedBoard Zynq(三)：使用自帶外設(shè)IP讓ARM PS訪問FPGA

      這一節(jié)的目的是使用XPS為ARM PS?處理系統(tǒng)?添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個(gè)LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對(duì)外設(shè)進(jìn)行測(cè)試。
      2017-02-10 20:30:053166

      將Zynq SoC上的兩個(gè)ARM Cortex

      到目前為止我們摸索使用過的Zynq All Programmable SoC PS（處理器系統(tǒng)）部分的所有設(shè)備都是只利用了一個(gè)ARM Cortex-A9處理器內(nèi)核（內(nèi)核0），然而在Zynq SoC
      2017-02-11 10:06:112262

      Linux驅(qū)動(dòng)開發(fā)筆記：對(duì)zynq PL部分IP核的驅(qū)動(dòng)開發(fā)過程

      在對(duì)zynq進(jìn)行Linux驅(qū)動(dòng)開發(fā)時(shí)，除了需要針對(duì)zynq內(nèi)ARM自帶的控制器適配驅(qū)動(dòng)外，還需要對(duì)zynq PL部分的IP核進(jìn)行驅(qū)動(dòng)開發(fā)。對(duì)于ARM來說，zynq PL部分的IP核就是一段地址空間
      2018-06-30 15:10:009056

      Zynq-7000系列特征概述

      以2個(gè)Cortex A9的ARM核為核心，還包括片上存儲(chǔ)器、片外存儲(chǔ)器接口（DDR）和一系列的外設(shè)接口。Zynq-7000系列將ARM CPU和外設(shè)集成在一個(gè)芯片內(nèi)，使得Zynq-7000系列皆具處理器和FPGA雙重特性，特別適用于軟硬件協(xié)同設(shè)計(jì)。
      2017-11-18 05:11:0118880

      Zynq、FPGA等相關(guān)芯片可以運(yùn)用到那些領(lǐng)域

      因?yàn)?b class="flag-6" style="color: red">Zynq-7000 PS(Processing System)端嵌入了Cortex-A9 ARM 處理核以及PL(Programmable Logic)端為基于Kintex-7或者Artix-7
      2018-07-04 14:12:008236

      關(guān)于Zynq-7000 PL端HDMI的顯示控制的性能分析和應(yīng)用介紹

      Zynq-7000 PL端HDMI的顯示控制 Zynq-7000 PS到PL端emio的使用 Vivado 專家文章：Tcl 是什么？ Zynq-7000 ARM端MIO的使用 Zynq
      2019-09-15 14:57:003305

      如何從MicroBlaze處理器訪問PS的內(nèi)部

      了解如何從MicroBlaze處理器訪問PS的內(nèi)部外設(shè)和DDR內(nèi)存控制器。 無需額外費(fèi)用即可討論硬件連接和軟件注意事項(xiàng)。
      2018-11-27 06:21:003160

      淺析zynq的優(yōu)勢(shì)

      zynq并不能說是一個(gè)嵌入arm核的FPGA。從它的啟動(dòng)過程就可以發(fā)現(xiàn)，絕對(duì)是arm主導(dǎo)的，所以稱它為以高性能FPGA為外設(shè)的雙核arm或許更為合適。以下是優(yōu)勢(shì)：
      2019-03-25 14:48:5012868

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案

      復(fù)旦大學(xué)微電子學(xué)院某國(guó)家重點(diǎn)實(shí)驗(yàn)室內(nèi)部教學(xué)視頻：基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案。 關(guān)鍵詞：IP設(shè)計(jì)，IP驗(yàn)證，AXI總線協(xié)議，ARM，UDP傳輸，PYTHON
      2019-08-06 06:16:001968

      基于ZYNQ FPGA與PC的IP設(shè)計(jì)與驗(yàn)證方案（3）

      Zynq-7000系列的可編程邏輯完全基于賽靈思最新7系列FPGA架構(gòu)來設(shè)計(jì)，可確保28nm系列器件的IP核、工具和性能100%兼容。
      2019-12-20 07:02:001476

      ARM TrustZone技術(shù)對(duì)Zynq SoC的作用

      SoC中的ARM TrustZone功能。這本手冊(cè)共44頁，包括了大量的技術(shù)信息，涵蓋了Zynq的板級(jí)外圍設(shè)備、相關(guān)的存儲(chǔ)器空間以及如何把基于PL設(shè)計(jì)的外設(shè)放在TrustZone架構(gòu)中。
      2019-08-01 08:28:163135

      在ZYNQ上怎么加速CNN

      ZYNQ系列是Xilinx推出的高端嵌入式SoC，其在片上集成了ARM處理器和FPGA。ZYNQ與傳統(tǒng)的嵌入式CPU相比，具有強(qiáng)大的并行處理能力。開發(fā)人員利用FPGA強(qiáng)大的并行處理能力，不僅
      2019-10-27 10:43:123225

      Zynq開發(fā)的四種方式和步驟

      ZYNQ中包含了兩個(gè)部分，雙核的arm和FPGA。根據(jù)XILINX提供的手冊(cè)，arm模塊被稱為PS，而FPGA模塊被稱為PL。
      2020-03-15 17:13:007238

      ZYNQ開發(fā)雙核運(yùn)行原理及過程

      ZYNQ是一個(gè)可擴(kuò)展平臺(tái)，就是有FPGA作為外設(shè)的A9雙核處理器，它的啟動(dòng)流程與FPGA完全不同，而與傳統(tǒng)的ARM處理器類似，ZYNQ的啟動(dòng)配置需要多個(gè)處理步驟。
      2020-12-05 10:48:585388

      典型的ZYNQ開發(fā)流程

      Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平臺(tái)。其亮點(diǎn)在于FPGA里包含了完整的ARM處理子系統(tǒng)（PS），包含了四核Cortex-A53處理器
      2022-02-08 14:39:526452

      Zynq-7000 PS端IIC接口使用筆記

      ZYNQ7000系列FPGA的PS自帶兩個(gè)IIC接口，接口PIN IO可擴(kuò)展為EMIO形式即將IO約束到PL端符合電平標(biāo)準(zhǔn)的IO（BANK12、BANK13、BANK34、BANK35）；SDK
      2022-07-25 17:56:521404

      【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章Hello World(上)

      前面的實(shí)驗(yàn)都是在PL端進(jìn)行的，可以看到和普通FPGA開發(fā)流程沒有任何區(qū)別，ZYNQ的主要優(yōu)勢(shì)就是FPGA和ARM的合理結(jié)合，這對(duì)開發(fā)人員提出了更高的要求。從本章開始，我們開始使用ARM，也就是我們說的PS，本章我們使用一個(gè)簡(jiǎn)單的串口打印來體驗(yàn)一下Vivado Vitis和PS端的特性。
      2021-01-22 10:30:058

      ZYNQ PS端IIC接口使用筆記

      ZYNQ7000系列FPGA的PS自帶兩個(gè)IIC接口，接口PIN IO可擴(kuò)展為EMIO形式即將IO約束到PL端符合電平標(biāo)準(zhǔn)的IO（BANK12、BANK13、BANK34、BANK35）；SDK
      2021-01-28 08:05:2725

      【ZYNQ Ultrascale+ MPSOC FPGA教程】第一章 MPSoC芯片介紹

      Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平臺(tái)。其亮點(diǎn)在于FPGA里包含了完整的ARM處理子系統(tǒng)（PS），包含了四核Cortex-A53處理器
      2021-01-31 07:43:5215

      FPGA、Zynq和Zynq MPSoC三種器件的特點(diǎn)介紹

      FPGAs，Zynq 和 Zynq MPSoC！ Zynq MPSoC是Zynq-7000 SoC（之后簡(jiǎn)稱Zynq）的進(jìn)化版本。Zynq是賽靈思發(fā)布的集成PL（FPGA）和PS設(shè)計(jì)的最早的一代產(chǎn)品
      2021-04-02 17:20:1413783

      ZYNQ的GPIO簡(jiǎn)介

      ZYNQ 分為 PS 和 PL 兩部分，那么器件的引腳（Pin）資源同樣也分成了兩部分。ZYNQ PS 中的外設(shè)可以通過 MIO（Multiuse I/O，多用輸入/輸出）模塊連接到 PS 端的引腳
      2021-12-04 18:51:0616

      ZYNQ學(xué)習(xí)筆記_ZYNQ簡(jiǎn)介和Hello World

      的一種異構(gòu)SoC，此系列的SoC搭載了單核或雙核的ARM? Cortex?-A9 MPCore?處理系統(tǒng)（processing system，以下簡(jiǎn)稱PS端）和Xilinx的FPGA部分
      2021-12-22 19:11:2910

      Zynq SDK 驅(qū)動(dòng)探求（三）：論一個(gè)外設(shè)驅(qū)動(dòng)的全部身家·Xilinx SDK 驅(qū)動(dòng)源碼結(jié)構(gòu)

      Processor is ready. Configure programable logic.在新專欄 Rapid TCP/IP on Zynq 中，將圍繞 Xilinx Zynq 系列芯片，從 SDK 驅(qū)動(dòng)，PS-...
      2022-02-07 10:59:190

      ZYNQ的啟動(dòng)流程

      ZYNQ7000 SOC 芯片可以從 FLASH 啟動(dòng)，也可以從 SD 卡里啟動(dòng)， 本節(jié)介紹程序 FLASH 啟動(dòng)的方法。Zynq7000 SOC 芯片上電后，最先運(yùn)行的是ARM端系統(tǒng)(PS
      2022-05-07 09:41:355019

      ZYNQ：使用PL將任務(wù)從PS加載到PL端

      的協(xié)議，可用于寄存器式控制/狀態(tài)接口。例如，Zynq XADC 使用 AXI4-Lite 接口連接到 Zynq PS。
      2022-05-10 09:52:121949

      ZYNQ 的啟動(dòng)流程介紹

      普通的 FPGA 一般是可以從 flash 啟動(dòng)，或者被動(dòng)加載，但是ZYNQ不行，ZYNQ必須PS端參與
      2022-07-22 10:10:025209

      FPGAs,Zynq和Zynq MPSoC器件的特點(diǎn)

      Zynq MPSoC是Zynq-7000 SoC（之后簡(jiǎn)稱Zynq）的進(jìn)化版本。Zynq是賽靈思發(fā)布的集成PL（FPGA）和PS設(shè)計(jì)的最早的一代產(chǎn)品。如圖2.1所示，在相對(duì)較高層次對(duì)比了三種器件。Zynq MPSoC的PS部分比Zynq的PS部分面積更大，也更復(fù)雜。本章，將介紹這三種器件的特點(diǎn).
      2022-08-15 09:16:381629

      ZYNQ芯片架構(gòu)的理解

      ZYNQ處理系統(tǒng)端PS所有的外設(shè)都連接在AMBA（Advanced Microcontroller Bus Architecture）總線，而基于FPGA設(shè)計(jì)的IP則可以通過AXI接口掛載在AMBA總線上，從而實(shí)現(xiàn)內(nèi)部各組件的互聯(lián)互通。這里涉及到兩個(gè)概念：
      2022-08-15 09:42:241345

      Zynq在非JTAG模式下的啟動(dòng)配置流程

      在無 JTAG 的模式下，Zynq 是通過片上CPU完成對(duì)芯片的配置，也就是PS和PL的配置是通過 PS 處理器 ARM 核來實(shí)現(xiàn)的。需要注意的是，與傳統(tǒng)的 Xilinx 7 系列 FPGA 芯片不同，Zynq 是不支持從 PL 端進(jìn)行直接啟動(dòng)配置的，一定要通過 PS 部分來完成。
      2022-10-19 09:11:55986

      Xilinx Zynq小試FPGA開發(fā)流程

      Xilinx Zynq系列是帶有ARM Cortex-A系列CPU核的FPGA，前幾年流落到二手市場(chǎng)上的“礦板”就以Zynq 7010為核心，可以說是最廉價(jià)的Zynq實(shí)驗(yàn)平臺(tái)了。
      2023-03-14 16:13:511481

      Zynq系列FPGA的亮點(diǎn)

      Zynq 系列的亮點(diǎn)在于 FPGA 里包含了完整的 ARM 處理子系統(tǒng)（PS），每一顆 Zynq 系列的處理器都包含了Cortex-A9處理器，整個(gè)處理器的搭建都以處理器為中心， 而且處理器子系統(tǒng)
      2023-08-06 10:20:47708

      xilinx ZYNQ7000系列基本開發(fā)流程之PS端

      ZYNQ 芯片分為 PL 和 PS， PS 端的 IO 分配相對(duì)是固定的，不能任意分配，雖然 PS 端的 ARM 是硬核，但是在 ZYNQ 當(dāng)中也要將 ARM 硬核添加到工程當(dāng)中才能使用，FPGA
      2023-08-11 09:36:344805

      ZYNQ設(shè)計(jì)的基本流程

      ZYNQ內(nèi)部的總體框架如所示，PS中包含2個(gè)ARM Cortex-9的內(nèi)核，一些基本的外設(shè)擴(kuò)展口以及Memory接口。PS和PL的相互通信通過兩個(gè)通路完成，分別是GP（General Purpose）Ports和HP（High Performance）Ports。
      2023-09-22 09:26:13492

      基于zynq7020器件來搭建Linux系統(tǒng)

      Zynq器件將arm和FPGA結(jié)合，利用了兩者各自的優(yōu)勢(shì)，arm可以實(shí)現(xiàn)靈活的控制，而FPGA部分可以實(shí)現(xiàn)算法加速，這大大擴(kuò)展了zynq的應(yīng)用。比如深度學(xué)習(xí)加速，圖像處理等等。PL側(cè)表示FPGA的邏輯部分，PS側(cè)為arm端以及一些AXI接口控制部分，二者實(shí)際上通過AXI接口實(shí)現(xiàn)通信和互聯(lián)。
      2023-11-09 11:28:041460

      已全部加載完成