基于AXI4的可編程SOC系統(tǒng)設(shè)計(jì)1

《基于AXI4的可編程SOC系統(tǒng)設(shè)計(jì)》一書是作者在《片上可編程系統(tǒng)原理及應(yīng)用》教材的基礎(chǔ)上，專門介紹基于AXI4規(guī)范和Xilinx軟核處理器MicroBlaze實(shí)現(xiàn)嵌入式系統(tǒng)應(yīng)用的高級(jí)教程?，F(xiàn)在FPGA越來(lái)越被廣泛地應(yīng)用在各個(gè)領(lǐng)域中。Xilinx公司將專用的嵌入式處理器PowerPC硬核、ARM Cortex-A9 MP硬核和嵌入式處理器MicroBlaze軟核嵌入到了FPGA芯片中。這種集成了嵌入式處理器的FPGA芯片被定義成FPGA平臺(tái)。

這種基于FPGA的嵌入式平臺(tái)提供了一個(gè)靈活的解決方案。在這個(gè)解決方案中，一個(gè)單FPGA芯片上提供了大量不同的IP軟核和硬核資源。這些固件和硬件可以在任何時(shí)間進(jìn)行升級(jí)。這種可編程的結(jié)構(gòu)特點(diǎn)，大大縮短了系統(tǒng)的開(kāi)發(fā)時(shí)間，而同一平臺(tái)能應(yīng)用在很多領(lǐng)域，提高了平臺(tái)的資源復(fù)用率。基于Microblaze軟核處理器構(gòu)成的片上系統(tǒng)是FPGA在嵌入式系統(tǒng)領(lǐng)域的重要應(yīng)用，由于其開(kāi)放的設(shè)計(jì)結(jié)構(gòu)和設(shè)計(jì)平臺(tái)，可以使設(shè)計(jì)者更好的理解并掌握片上可編程系統(tǒng)的設(shè)計(jì)原理、設(shè)計(jì)方法和設(shè)計(jì)流程。此外，AXI4規(guī)范是世界著名嵌入式處理器IP核提供商ARM公司和世界著名的可編程邏輯器件提供商Xilinx公司共同制定的下一代SOC的互聯(lián)標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的制定將對(duì)未來(lái)片上系統(tǒng)的發(fā)展產(chǎn)生深遠(yuǎn)的影響。

本書所有資料來(lái)自Xilinx公司的技術(shù)手冊(cè)，文獻(xiàn)和典型應(yīng)用案例，充分反映了Xilinx公司片上可編程系統(tǒng)的最新技術(shù)和應(yīng)用成果，可以幫助讀者盡快掌握這一最新技術(shù)。本書將片上可編程系統(tǒng)的基本原理和典型應(yīng)用相結(jié)合，易于讀者理解與自學(xué)。本書作為信息類專業(yè)大學(xué)本科高年級(jí)和研究生的教學(xué)參考用書，也可作為從事片上可編程系統(tǒng)設(shè)計(jì)的工程技術(shù)人員參考用書。

第一節(jié)：AXI4概述

Xilinx 同 ARM 密切合作，共同為基于 FPGA 的高性能系統(tǒng)和設(shè)計(jì)定義了 AXI4 規(guī)范。并且在其新一代可編程門陣列芯片上采用了高級(jí)可擴(kuò)展接口（Advanced eXtensible Interface, AXI）協(xié)議。
AXI總線是ARM高級(jí)微控制器總線結(jié)構(gòu)(Advanced Microcontroller Bus Architecture, AMBA)的一部分。AXI總線的第一個(gè)版本包含在AMBA3.0（2003年發(fā)布）中，AXI總線的第二個(gè)版本AXI4包含在AMBA4.0（2010年發(fā)布）中。

最新一代的AMBA接口的目標(biāo)是：
適合于高帶寬和低延遲設(shè)計(jì)；
在不使用復(fù)雜的橋接方式下，允許更高頻率的操作；
滿足普遍情況下的元件接口要求；
適用于高初始訪問(wèn)延遲的存儲(chǔ)器控制器；
為互聯(lián)結(jié)構(gòu)的實(shí)現(xiàn)提供了靈活性；
與已有的AHB和APB接口向下兼容。

AXI協(xié)議的關(guān)鍵特性表現(xiàn)在以下幾個(gè)方面：
獨(dú)立的地址/控制和數(shù)據(jù)階段；
使用字節(jié)選通，支持非對(duì)齊的數(shù)據(jù)傳輸；
只有開(kāi)始地址的猝發(fā)交易；
獨(dú)立的讀和寫數(shù)據(jù)通道，可以使能低成本的直接存儲(chǔ)器訪問(wèn)DMA傳輸；
能發(fā)出多個(gè)未解決的地址；
完成無(wú)序交易；
容易添加寄存器slice，滿足時(shí)序收斂要求；

AXI協(xié)議較其它協(xié)議提供了下面的優(yōu)勢(shì)：
1．提供了更高的生產(chǎn)率，主要體現(xiàn)在以下幾個(gè)方面：
將多種不同的接口整合到一個(gè)接口（AXI4）中，因此用戶僅需了解單個(gè)系列的接口；
簡(jiǎn)化了不同領(lǐng)域 IP 的集成，并使自身或第三方合作伙伴 IP 的開(kāi)發(fā)工作更簡(jiǎn)單易行；
由于AXI4 IP 已為實(shí)現(xiàn)最高性能、最大吞吐量以及最低時(shí)延進(jìn)行了優(yōu)化，從而使設(shè)計(jì)工作進(jìn)一步獲得簡(jiǎn)化；
2．提供了更大的靈活性，主要體現(xiàn)在以下幾個(gè)方面：
支持嵌入式、DSP 及邏輯版本用戶；
調(diào)節(jié)互連機(jī)制，滿足系統(tǒng)要求：性能、面積及功耗；
幫助設(shè)計(jì)者在目標(biāo)市場(chǎng)中構(gòu)建最具號(hào)召力的產(chǎn)品；
3．提供了廣泛的 IP 可用性
第三方 IP 和 EDA 廠商普遍采用開(kāi)放式 AXI4 標(biāo)準(zhǔn)，從而使該接口獲得了更廣泛的應(yīng)用。
基于 AXI4 的目標(biāo)設(shè)計(jì)平臺(tái)可加速嵌入式處理、DSP以及連接功能設(shè)計(jì)開(kāi)發(fā)。