數(shù)模轉(zhuǎn)換器 - 教你如何為Xilinx設(shè)計(jì)創(chuàng)建創(chuàng)建自定義XBD文件

現(xiàn)在我們已經(jīng)了解XBD文件中所列首個(gè)器件DAC的一個(gè)細(xì)節(jié)，下面我們來(lái)了解一下如何寫(xiě)入固件。在開(kāi)發(fā)器件驅(qū)動(dòng)程序時(shí)，我們應(yīng)認(rèn)真研究數(shù)據(jù)手冊(cè)和時(shí)序示意圖。時(shí)序示意圖如圖2所示。

?

器件數(shù)據(jù)手冊(cè)說(shuō)明了用戶必須閱讀時(shí)序示意圖并生成控制信號(hào)。時(shí)序信息t0-t11完全遵照Analog Devices提供的數(shù)據(jù)手冊(cè)（AD7841）。第一步要設(shè)置信號(hào)方向?yàn)槌隹冢缓笸ㄟ^(guò)寫(xiě)入1到相應(yīng)地址將其拉高。例如，將方向LDACN信號(hào)設(shè)為出口，然后通過(guò)以下語(yǔ)句將其拉高：

?

信號(hào)之間的延遲可用“for”循環(huán)，也可選擇“NOP”指令來(lái)實(shí)現(xiàn)。每個(gè)信號(hào)的序列和建立-保持時(shí)序也同樣重要，這些規(guī)范均在器件數(shù)據(jù)手冊(cè)中予以提供。這里，當(dāng)處理器運(yùn)行頻率為200 MHz時(shí)，每個(gè)增量相當(dāng)于5納秒。

借助賽靈思EMCIP核與XBD文件，存儲(chǔ)器的接口連接和控制變得輕松簡(jiǎn)便。我們?cè)谄骷?shù)據(jù)手冊(cè)中找到了時(shí)序約束，并將其列在XBD文件中。

通信與SRAM接口
我們將使用賽靈思的XIL UART IP將RS232和RS422驅(qū)動(dòng)程序IC與Virtex-5 FPGA實(shí)現(xiàn)接口相連。我們針對(duì)RS422和RS232通信分別選擇了MAX3079和MAX3237這兩款Maxim器件。我們通過(guò)GPIO IP核來(lái)生成RS422 IC的控制信號(hào)。

就存儲(chǔ)器而言，我們選擇賽普拉斯的靜態(tài)RAM，即CY7C1061BV33器件，從而利用賽靈思外部存儲(chǔ)器控制器IP核（XIL_EMC）將其連接到FPGA。借助該IP核和XBD文件，存儲(chǔ)器的接口連接和控制變得輕松簡(jiǎn)便。我們?cè)谄骷?shù)據(jù)手冊(cè)中找到了時(shí)序約束，并將其列在XBD文件中。由于賽靈思IP核足以處理該存儲(chǔ)器，因而無(wú)需使用單獨(dú)的器件驅(qū)動(dòng)器。

ADC接口
在該設(shè)計(jì)中，將ADC與FPGA進(jìn)行接口相連是一個(gè)難題，因?yàn)閬?lái)自不同傳感器的所有輸入模擬信號(hào)都在±10V范圍之內(nèi)。為了滿足實(shí)例板的功能要求，我們選用了Analog Devices的AD7891-1。該ADC具有8個(gè)通道和一個(gè)12位數(shù)據(jù)總線，并提供可選的串行和并行接口。在該設(shè)計(jì)中，經(jīng)實(shí)踐證明并行接口是更好的選擇。

該器件工作在5V輸入上，由于FPGA I/O電壓為3.3V，因此我們的設(shè)計(jì)需要可實(shí)現(xiàn)與FPGA接口相連的收發(fā)器。接下來(lái)我們將會(huì)把此收發(fā)器作為緩沖器。收發(fā)器在一側(cè)連接到FPGA，而在另一側(cè)則連接到ADC。FPGA可處理緩沖器的控制信號(hào)。我們需要認(rèn)真處理器件的方向引腳和輸出啟用引腳，以便控制FPGA到ADC的數(shù)據(jù)流，反之亦然?？蓪⑵骷刂菩盘?hào)歸組為5位寄存器。

器件的轉(zhuǎn)換端（EOCN）應(yīng)在自定義XBD文件中分開(kāi)列出，因?yàn)檫@是一個(gè)非常重要的信號(hào)。EOCN表明轉(zhuǎn)換已經(jīng)完成且新數(shù)據(jù)可用于FPGA進(jìn)行處理。

緩沖器接口
在本設(shè)計(jì)中，我們選擇了德州儀器的SN74ALVC164245電平位移收發(fā)器作為緩沖器。其是一款16位非反相總線收發(fā)器，擁有2個(gè)單獨(dú)的端口及供電軌?？蓪⑵骷亩丝贐與5V ADC連接，而端口A則與3.3V FPGA連接。該配置支持從5V到3.3V的信號(hào)轉(zhuǎn)換，反之亦然。

方向引腳設(shè)為低，將端口B的數(shù)據(jù)傳輸至端口A。若設(shè)為高，則情況正好相反，端口A的數(shù)據(jù)將被傳輸?shù)蕉丝贐。要讀取ADC的數(shù)據(jù)，需要將輸出使能（OEN）和方向（DIR）引腳設(shè)為低。在寫(xiě)入操作中，F(xiàn)PGA將向ADC發(fā)送指令，且方向引腳為高而輸出啟用引腳為低。在我們的實(shí)例設(shè)計(jì)中，我們將緩沖器的輸出啟用引腳進(jìn)行拉高，從而避免了總線沖突。我們?cè)谠撛O(shè)計(jì)中使用了兩個(gè)緩沖器和兩個(gè)ADC。

圖3為并行接口模式的時(shí)序示意圖，我們用它來(lái)生成控制信號(hào)。從t0到t11的信號(hào)時(shí)序通過(guò)Analog Devices的器件數(shù)據(jù)手冊(cè)引用。

?

您可用Notepad或WordPad等任何編輯程序創(chuàng)建或修改該文件。您必須將此文件保存擴(kuò)展名為.xbd的格式文件。完成后，文件必須保存到特定的路徑下，當(dāng)創(chuàng)建新項(xiàng)目時(shí)，對(duì)EDK工具直接可見(jiàn)。啟動(dòng)新項(xiàng)目時(shí)，應(yīng)為定制開(kāi)發(fā)板選擇該文件。

例如，假設(shè)開(kāi)發(fā)一個(gè)名為“customboard”的開(kāi)發(fā)板，該開(kāi)發(fā)板對(duì)EDK工具可見(jiàn)，您應(yīng)當(dāng)遵循特定的目錄結(jié)構(gòu)要求。這是很重要的一步。我們的實(shí)例“customboard_RevX_vX_X_0.xbd”一旦創(chuàng)建后，必須保存到以下目錄下：

示例路徑：