電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>降低門(mén)檻、成本與功耗,F(xiàn)PGA在AI上發(fā)揮重大價(jià)值

降低門(mén)檻、成本與功耗,F(xiàn)PGA在AI上發(fā)揮重大價(jià)值

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

面對(duì)競(jìng)爭(zhēng) Lattice持續(xù)優(yōu)化FPGA成本功耗

本文主要是Lattice公司市場(chǎng)總監(jiān)Shakeel Peera給大家談面對(duì)競(jìng)爭(zhēng)激烈的FPGA市場(chǎng),Lattice公司將持續(xù)優(yōu)化FPGA成本功耗。
2012-08-14 14:12:55783

全面降低系統(tǒng)功耗 Altera推業(yè)界首款低功耗28nm FPGA

Altera推出業(yè)界唯一投產(chǎn)的低功耗28 nm Cyclone? V GT FPGA,幫助開(kāi)發(fā)人員降低了PCIe Gen2應(yīng)用的系統(tǒng)總成本,并全面通過(guò)了PCI Express? (PCIe?) 2.0規(guī)范的兼容性測(cè)試。
2013-03-19 12:37:392139

賽靈思宣布收購(gòu)峰科計(jì)算 降低使用自行調(diào)適計(jì)算的門(mén)檻

FPGA芯片廠商賽靈思日前宣布已收購(gòu)峰科計(jì)算解決方案公司(以下簡(jiǎn)稱(chēng)“峰科計(jì)算”),旨在通過(guò)自動(dòng)硬件感知優(yōu)化強(qiáng)化賽靈思Vitis統(tǒng)一軟件平臺(tái),進(jìn)一步降低軟件開(kāi)發(fā)者使用自行調(diào)適計(jì)算的門(mén)檻
2020-12-03 11:46:032003

AI智能呼叫中心

實(shí)際情況進(jìn)行資源的自動(dòng)調(diào)度和優(yōu)化,從而進(jìn)一步提高工作效率和降低人力成本??偨Y(jié),AI智能呼叫中心憑借自動(dòng)化處理、個(gè)性化服務(wù)、數(shù)據(jù)驅(qū)動(dòng)決策以及節(jié)約成本等一系列優(yōu)勢(shì),為企業(yè)建立了更加高效、智能的服務(wù)系統(tǒng),隨著
2023-09-20 17:53:17

AI運(yùn)算核心,FPGA領(lǐng)域前程遠(yuǎn)大

發(fā)展的芯片。云端運(yùn)算已在深度學(xué)習(xí)訓(xùn)練的效能表現(xiàn)相當(dāng)顯著,然而若要運(yùn)用到終端產(chǎn)品,除了功耗與芯片體積的限制,加上云端運(yùn)算有數(shù)據(jù)存取、實(shí)時(shí)性與安全性的考慮,預(yù)期將會(huì)催生AI芯片向終端的「 邊緣運(yùn)算」邁進(jìn)
2017-12-05 08:09:38

FPGA-PCB優(yōu)化技術(shù)降低制造成本

I/O 可優(yōu)化管腳分配,從而提高布通率和信號(hào)完整性。主要優(yōu)勢(shì):■ 通過(guò)采用并行流程縮短總設(shè)計(jì)時(shí)間■ 通過(guò)消除 PCB 信號(hào)層降低 PCB制造成本■ 消除由于 PCB 的過(guò)期 FPGA符號(hào)所導(dǎo)致
2018-09-20 11:11:16

FPGA功耗的基本概念,如何降低FPGA功耗

FPGA功耗的基本概念,如何降低FPGA功耗?IGLOO能夠做到如此低的功耗是因?yàn)槭裁矗?/div>
2021-04-30 06:08:49

FPGA中靜態(tài)功耗的分布及降低靜態(tài)功耗措施

0.5 V,靜態(tài)電流將從原來(lái)的12μA降低到8μA.4結(jié)束語(yǔ)本文分析了FPGA中靜態(tài)功耗的分布和基本單元的漏電流模型后,提出了使用雙閾值電壓的晶體管來(lái)降低整個(gè)芯片的靜態(tài)功耗。由于是非關(guān)鍵路徑使用高閾值電壓柵的晶體管來(lái)降低靜態(tài)功耗,所以對(duì)芯片的工作速度影響很小。
2020-04-28 08:00:00

FPGA功耗設(shè)計(jì)小貼士

FPGA功耗高度依賴(lài)于用戶(hù)的設(shè)計(jì),沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗降低,如同其它多數(shù)事物一樣,降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù),進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本
2015-02-09 14:58:01

FPGA功耗設(shè)計(jì)需要注意哪些事項(xiàng)?

FPGA功耗高度依賴(lài)于用戶(hù)的設(shè)計(jì),沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗降低,如同其它多數(shù)事物一樣,降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù),進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-11-05 07:54:43

FPGA助力芯片成本降低,ASIC會(huì)否坐以待斃?

被引入FPGA中,以滿(mǎn)足客戶(hù)產(chǎn)品快速上市的要求。此外,FPGA企業(yè)都在大力降低產(chǎn)品的功耗,滿(mǎn)足業(yè)界越來(lái)越苛刻的低功耗需求。 與此同時(shí),ASIC的開(kāi)發(fā)成本并不如外界所想的高,加上晶圓技術(shù)不斷進(jìn)步,目前
2012-11-07 20:25:53

FPGA助力芯片成本降低,ASIC會(huì)否坐以待斃?

被引入FPGA中,以滿(mǎn)足客戶(hù)產(chǎn)品快速上市的要求。此外,FPGA企業(yè)都在大力降低產(chǎn)品的功耗,滿(mǎn)足業(yè)界越來(lái)越苛刻的低功耗需求。 與此同時(shí),ASIC的開(kāi)發(fā)成本并不如外界所想的高,加上晶圓技術(shù)不斷進(jìn)步,目前
2012-11-20 20:09:57

FPGA對(duì)AI發(fā)展有什么影響?

當(dāng)AI遇上FPGA,告別高門(mén)檻、高能耗、高成本
2019-10-21 08:00:04

FPGA提供快速、簡(jiǎn)單、零風(fēng)險(xiǎn)的成本降低方案

技術(shù)完成對(duì)單個(gè)設(shè)計(jì)的測(cè)試,可以提高晶圓良率,大幅降低成本,且無(wú)需額外的客戶(hù)工程設(shè)計(jì)工作或再認(rèn)證。 EasyPath-6 FPGA提供世界級(jí)的故障覆蓋率,幾乎達(dá)100%,并且客戶(hù)在生產(chǎn)過(guò)程中可以
2012-08-11 18:17:16

FPGA的低功耗該怎么設(shè)計(jì)?

FPGA功耗高度依賴(lài)于用戶(hù)的設(shè)計(jì),沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗降低,進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-29 07:52:29

FPGA系統(tǒng)功耗瓶頸的突破

電壓、輸出電壓、輸出/負(fù)載電流和溫度等參數(shù)都是非常重要的信息。系統(tǒng)設(shè)計(jì)人員還希望能夠記錄FPGA各種應(yīng)用情況下的功耗,利用這些信息動(dòng)態(tài)的調(diào)節(jié)某些FPGA性能,或者調(diào)節(jié)系統(tǒng)中不需要的某些部分,以便降低
2018-10-23 16:33:09

FPGA設(shè)計(jì)中電源管理

管理和對(duì)FPGA 相關(guān)的各種內(nèi)部電壓及I/O 電壓排序。電源管理已成為FPGA 設(shè)計(jì)者的一個(gè)重要考慮因素,是設(shè)計(jì)便攜式、電池供電的產(chǎn)品時(shí)。通過(guò)功率監(jiān)控設(shè)計(jì)技術(shù)能夠減少功耗、增強(qiáng)可靠性、降低成本,并
2012-08-11 16:17:08

FPGA設(shè)計(jì)怎么降低功耗

目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來(lái)越苛刻。工程師們設(shè)計(jì)如路由器、交換機(jī)、基站及存儲(chǔ)服務(wù)器等通信產(chǎn)品時(shí),需要密度更大、性能更好的FPGA,但滿(mǎn)足功耗要求已成為非常緊迫的任務(wù)。而在
2019-07-15 08:16:56

FPGA設(shè)計(jì)技巧,如何能有效降低靜態(tài)功耗

4個(gè)I/O Bank。多電壓應(yīng)用環(huán)境中比較有利,并且支持熱插拔和施密特觸發(fā)器。ActelIGLOO系列產(chǎn)品的開(kāi)發(fā)過(guò)程中,對(duì)靜態(tài)功耗的主要物理來(lái)源——漏電流方面做了改進(jìn)。同時(shí)在生產(chǎn)過(guò)程中對(duì)產(chǎn)率、速度
2019-07-05 07:19:19

降低FPGA功耗的設(shè)計(jì)技巧有哪些?

設(shè)計(jì)技巧為什么能夠節(jié)省功耗?降低FPGA功耗的設(shè)計(jì)技巧有哪些?
2021-04-30 06:04:19

降低FPGA功耗的設(shè)計(jì)技術(shù)

降低FPGA功耗的設(shè)計(jì)技術(shù) Design Techniques to Reduce Power Consumption Each generation of FPGAs gets
2009-12-18 16:49:59

NanoEdge AI的技術(shù)原理、應(yīng)用場(chǎng)景及優(yōu)勢(shì)

工業(yè)生產(chǎn)過(guò)程中,NanoEdge AI 可以幫助實(shí)現(xiàn)對(duì)生產(chǎn)線的實(shí)時(shí)監(jiān)控和故障預(yù)測(cè),提高生產(chǎn)效率和降低維護(hù)成本。 3.智能交通:通過(guò)將 NanoEdge AI 應(yīng)用于交通信號(hào)燈、無(wú)人駕駛汽車(chē)等設(shè)備
2024-03-12 08:09:00

Spartan-6 FPGA功能

成本Spartan現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)系列成本、性能和開(kāi)發(fā)工具方面實(shí)現(xiàn)了完美的平衡,可幫助為消費(fèi)、汽車(chē)、監(jiān)控、無(wú)線以及其它成本敏感型市場(chǎng)設(shè)計(jì)更多創(chuàng)新的終端產(chǎn)品。 這一業(yè)界最新的低功耗
2019-07-26 06:47:56

為什么微軟選擇FPGAAI?

。阿呆8年前微軟亞洲研究院參與用FPGA+Open Channel SSD加速Bing搜索引擎的研究,那個(gè)時(shí)候FPGA做機(jī)器學(xué)習(xí)性能已經(jīng)可以甩CPU幾條大街了,同時(shí)還能節(jié)省購(gòu)買(mǎi)服務(wù)器的成本降低散熱
2018-08-21 09:50:44

為什么要優(yōu)化FPGA功耗

無(wú)論從微觀到宏觀、從延長(zhǎng)電池壽命到減少全球變暖的溫室效應(yīng)等等,各種不同因素都在迅速推動(dòng)系統(tǒng)設(shè)計(jì)人員關(guān)注節(jié)能問(wèn)題。一項(xiàng)有關(guān)設(shè)計(jì)優(yōu)先考慮事項(xiàng)的最新調(diào)查指出,大部分工程師已把功耗排在首位,或者是將其緊跟在性能、密度和成本之后。功耗方面,FPGA帶來(lái)了獨(dú)特的挑戰(zhàn)。為什么要設(shè)計(jì)優(yōu)化FPGA功耗?
2019-08-08 07:39:45

什么是低功耗FPGA解決方案?

客戶(hù)關(guān)注的問(wèn)題。降低FPGA功耗降低封裝和散熱成本、提高器件可靠性以及打開(kāi)移動(dòng)電子設(shè)備等新興市場(chǎng)之門(mén)的關(guān)鍵。
2019-09-20 06:33:32

功耗戰(zhàn)略?xún)?yōu)勢(shì)

Altera公司產(chǎn)品和企業(yè)市場(chǎng)副總裁DannyBiran低功耗是一種戰(zhàn)略?xún)?yōu)勢(shì) 器件的新應(yīng)用上,FPGA功耗成本結(jié)構(gòu)的改進(jìn)起到了非常重要的作用。Altera針對(duì)低功耗,同時(shí)對(duì)體系結(jié)構(gòu)和生產(chǎn)工藝進(jìn)行
2019-07-16 08:28:35

使用這些設(shè)計(jì)技巧降低FPGA功耗

映射或布局和布線后設(shè)計(jì)的基礎(chǔ)對(duì)器件功耗進(jìn)行估計(jì)的。    對(duì)于成熟的投產(chǎn)的 FPGA 和 CPLD,XPower 計(jì)算出的功耗估計(jì)的平均設(shè)計(jì)批量誤差 (suite error) 小于 10%。它將
2012-01-11 11:59:44

利用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本需要面對(duì)哪些挑戰(zhàn)?

市場(chǎng)上已有的解決方案,以降低開(kāi)發(fā)成本。在當(dāng)今對(duì)成本功耗都非常敏感的“綠色”環(huán)境下,對(duì)于高技術(shù)企業(yè),兩種挑戰(zhàn)都有什么影響呢?第一種挑戰(zhàn)意味著開(kāi)發(fā)全新的產(chǎn)品,其功能是獨(dú)一無(wú)二的,具有較低的價(jià)格以及較低
2019-08-09 07:41:27

復(fù)用器重構(gòu)降低FPGA成本

復(fù)用器重構(gòu)降低FPGA成本
2012-08-17 10:43:02

多核設(shè)計(jì)的成本功耗怎么降低?

過(guò)去一段時(shí)間以來(lái),收益遞減法則(Law of Diminishing Return)傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來(lái)。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步,相應(yīng)性能上所能帶來(lái)的增益正在
2019-08-02 06:32:24

如何降低FPGA設(shè)計(jì)的功耗?

FPGA功耗高度依賴(lài)于用戶(hù)的設(shè)計(jì),沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗降低,如同其它多數(shù)事物一樣,降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù),進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-15 08:28:42

如何降低mcu的功耗 ?

功耗mcu的選擇方法如何降低mcu的功耗
2021-02-24 06:11:07

如何降低工業(yè)應(yīng)用的總體擁有成本

降低工業(yè)應(yīng)用的總體擁有成本大約三分之一的嵌入式設(shè)計(jì)人員考慮嵌入式應(yīng)用中采用FPGA,只是認(rèn)為設(shè)計(jì)中使用FPGA 過(guò)于昂貴。但是,從系統(tǒng)級(jí)了解總體擁有成本(TCO) ( 由產(chǎn)品生命周期中的開(kāi)發(fā)
2013-11-13 11:17:35

如何利用FPGA滿(mǎn)足電信應(yīng)用中的降低功耗要求?

充分發(fā)揮功耗優(yōu)勢(shì)的公司之一,它是世界最大的電信系統(tǒng)供應(yīng)商之一,可提供基于Altera Stratix IV FPGA的運(yùn)營(yíng)商級(jí)以太網(wǎng)芯片解決方案。Altera高性能、低功耗技術(shù)與TPACK高度集成
2019-07-31 07:13:26

如何利用賽靈思28納米工藝加速平臺(tái)開(kāi)發(fā)?

全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx Inc.) 宣布,為推進(jìn)可編程勢(shì)在必行之必然趨勢(shì),正對(duì)系統(tǒng)工程師全球發(fā)布賽靈思新一代可編程FPGA平臺(tái)。和前代產(chǎn)品相比,全新的平臺(tái)功耗降低
2019-08-09 07:27:00

如何去提高片系統(tǒng)級(jí)集成和降低物料成本?

有什么方法可以提高片系統(tǒng)級(jí)集成嗎?有什么方法可以降低物料成本嗎?
2021-05-14 06:20:23

如何在降低TCO的同時(shí)提高數(shù)據(jù)中心性能?

對(duì)于各種不同的數(shù)據(jù)中心工作負(fù)載,FPGA 可以顯著提高性能,最大程度減少附加功耗降低總體擁有成本 (TCO)。
2019-10-10 07:46:05

如何在進(jìn)行板級(jí)設(shè)計(jì)時(shí),降低系統(tǒng)的靜態(tài)與動(dòng)態(tài)功耗?

易失性FPGA的電源特性是什么?如何在進(jìn)行板級(jí)設(shè)計(jì)時(shí),降低系統(tǒng)的靜態(tài)與動(dòng)態(tài)功耗
2021-04-08 06:47:53

如何才能實(shí)現(xiàn)降低FPGA設(shè)計(jì)的功耗?

如何才能實(shí)現(xiàn)降低FPGA設(shè)計(jì)的功耗?
2021-04-29 06:47:38

如何設(shè)計(jì)才能充分發(fā)揮 FPGA 的作用?

如何設(shè)計(jì)才能充分發(fā)揮 FPGA 的作用?請(qǐng)問(wèn)DSP設(shè)計(jì)流程通常包括哪幾個(gè)步驟?
2021-04-08 06:10:27

如何采用低功耗28nm FPGA降低系統(tǒng)總成本?

針對(duì)大批量應(yīng)用開(kāi)發(fā)系統(tǒng)時(shí),要考慮的一個(gè)重要因素是成本。有多個(gè)方面會(huì)影響總體擁有成本,而不僅僅是每個(gè)元器件的價(jià)格。這包括硅片的功耗要求、材料(BOM)總成本、設(shè)計(jì)和測(cè)試系統(tǒng)的工程師的效能等。選擇FPGA供應(yīng)商很重要,要考慮影響系統(tǒng)成本的方方面面,這體現(xiàn)在整個(gè)產(chǎn)品設(shè)計(jì)周期中。
2019-10-14 06:11:14

實(shí)現(xiàn)降低FPGA設(shè)計(jì)的動(dòng)態(tài)功耗的解決方案

Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品,是便攜式產(chǎn)品設(shè)計(jì)中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時(shí)的靜態(tài)功耗最低可達(dá)到2μW,電池壽命是采用主流PLD
2020-05-13 08:00:00

當(dāng)AI遇上FPGA會(huì)產(chǎn)生怎樣的反應(yīng)

。 除了AI的線上推理方向,FPGA在其他很多方面也能發(fā)揮價(jià)值。面向計(jì)算密集型任務(wù),比如矩陣運(yùn)算、圖像處理、機(jī)器學(xué)習(xí)、壓縮、非對(duì)稱(chēng)加密、搜索的排序等的時(shí)候,擁有流水線并行和數(shù)據(jù)并行的FPGA效率會(huì)
2021-09-17 17:08:32

當(dāng)AI遇到FPGA,會(huì)發(fā)生什么化學(xué)反應(yīng)呢?

品相比,功耗降低75%。CrossLink-NX FPGA運(yùn)行解決方案時(shí),sensAI可提供多達(dá)2.5Mb的分布式內(nèi)存、RAM塊以及額外的DSP資源,MIPI I/O提供瞬時(shí)啟動(dòng)的性能可在不到
2020-10-23 11:43:04

怎么降低STM32的運(yùn)行功耗?

可以做哪些措施來(lái)降低功耗
2023-10-23 07:51:09

有什么方法可以降低Linux的成本嗎?

請(qǐng)問(wèn)有什么方法可以降低Linux的成本嗎?
2021-04-25 06:15:12

未來(lái)課棧@成都棧:不斷降低開(kāi)發(fā)門(mén)檻,用AI能力星云構(gòu)建完整產(chǎn)業(yè)生態(tài)

理解技術(shù),我們會(huì)聯(lián)合這些合作伙伴,一起把效果最好用的、以及真正能夠解決用戶(hù)需求的一些技術(shù)開(kāi)放出來(lái),讓大家訊飛開(kāi)放平臺(tái)上一站式地開(kāi)發(fā),降低大家開(kāi)發(fā)的門(mén)檻成本?!辈F(xiàn)場(chǎng)列舉了一些基于訊飛開(kāi)放平臺(tái)AI能力開(kāi)發(fā)
2018-06-15 20:36:18

芯片LED怎么降低成本和節(jié)約能耗

,提升規(guī)模經(jīng)濟(jì)的關(guān)鍵原因。 板芯片 (COB) 光源模塊是有助于降低成本的最新封裝方法之一。在這種模塊中,LED 芯片采用半導(dǎo)體芯片形式,既無(wú)外殼,也不用連接,只需直接安裝到 PCB 或者更通俗地講,安裝到基材。 而且,這種封裝形式還帶來(lái)了許多相關(guān)優(yōu)勢(shì),如設(shè)計(jì)更靈活、配光更好、制造工藝更簡(jiǎn)單等。
2019-07-17 06:06:17

淺析FPGA功耗問(wèn)題

的:1)降低θJA:熱阻抗取決于芯片與環(huán)境的熱傳導(dǎo)效率,可通過(guò)加散熱片或者風(fēng)扇減小熱阻抗圖12)減小PD:通過(guò)優(yōu)化FPGA設(shè)計(jì),降低功耗,這也是本文重點(diǎn)講解的部分。2.功耗估計(jì)講解低功耗設(shè)計(jì)之前,介紹
2014-08-21 15:31:23

電機(jī)企業(yè)降低成本的誤區(qū)

供應(yīng)商提出,最后,整個(gè)行業(yè)鏈中出現(xiàn)了鋪天蓋地的降價(jià)聲。企業(yè)整個(gè)價(jià)值鏈中,各個(gè)環(huán)節(jié)之間都存在著依存性,下一環(huán)節(jié)的成本管理必須建立在上一環(huán)節(jié)成本管理的基礎(chǔ)之上,一環(huán)節(jié)的成本最小化并不意味著下一環(huán)節(jié)的成本
2018-10-11 10:20:16

硬件設(shè)計(jì)的成本節(jié)約經(jīng)驗(yàn)

和存儲(chǔ)器的空間都是用錢(qián)買(mǎi)來(lái)的,如果寫(xiě)代碼時(shí)多花幾天時(shí)間提高一下程序效率,那么從降低CPU主頻和減少存儲(chǔ)器容量所節(jié)約的成本絕對(duì)是劃算的。CPLD/FPGA設(shè)計(jì)也類(lèi)似。二:低功耗設(shè)計(jì)現(xiàn)象一:我們這系統(tǒng)
2019-03-07 07:57:19

萊迪思和SiFive最近宣布了一項(xiàng)合作,旨在為開(kāi)發(fā)人員提供對(duì)功耗,小尺寸FPGA運(yùn)行的可擴(kuò)展處理器...

應(yīng)用降低成本,功耗和延遲。在數(shù)據(jù)中心之外執(zhí)行處理可以限制隱私和帶寬問(wèn)題,同時(shí)通過(guò)提供較低的延遲來(lái)確保響應(yīng)速度的提高。 所有這些綜合因素促使未來(lái)十年內(nèi),至少有640億個(gè)新設(shè)備需要在終端和邊緣使用嵌入式
2020-07-27 17:57:36

請(qǐng)問(wèn)TICKLESS是如何去實(shí)現(xiàn)功耗降低的呢

什么是TICKLESS?怎么能實(shí)現(xiàn)功耗降低呢?TICKLESS是如何去實(shí)現(xiàn)功耗降低的呢?
2022-02-24 08:02:02

請(qǐng)問(wèn)如何利用FPGA設(shè)計(jì)技術(shù)降低功耗?

如何利用FPGA設(shè)計(jì)技術(shù)降低功耗?
2021-04-13 06:16:21

超低功耗FPGA解決方案助力機(jī)器學(xué)習(xí)

本帖最后由 曾12345 于 2018-5-23 15:49 編輯 全新的毫瓦級(jí)功耗FPGA解決方案為機(jī)器學(xué)習(xí)推理大眾市場(chǎng)物聯(lián)網(wǎng)應(yīng)用中實(shí)現(xiàn)快速部署創(chuàng)造機(jī)遇。1. 將AI加速部署到快速增長(zhǎng)
2018-05-23 15:31:04

采用低功耗28nm FPGA降低系統(tǒng)總成本

應(yīng)用實(shí)例——汽車(chē)的視頻分析結(jié)論Cyclone V FPGA降低了總體擁有成本。TSMC的28LP工藝設(shè)計(jì)用于盡可能降低功耗,同時(shí)也是成本最低的28nm制造工藝。低功耗意味著提高了用戶(hù)價(jià)值鏈的系統(tǒng)可靠性
2015-02-09 15:02:06

采用低功耗28nm降低系統(tǒng)總成本

本資料是關(guān)于如何采用低功耗28nm降低系統(tǒng)總成本
2012-07-31 21:25:06

集成柔性功率器為FPGA和SoC設(shè)計(jì)降低成本

工業(yè)電子產(chǎn)品的發(fā)展趨勢(shì)是更小的電路板尺寸、更時(shí)尚的外形和更具成本效益。由于這些趨勢(shì),電子系統(tǒng)設(shè)計(jì)人員必須降低印刷電路板(PCB)的尺寸和成本。使用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和片系統(tǒng)(SoC
2019-03-08 06:45:06

集成電路芯片AI功耗設(shè)計(jì)的新方法

近年來(lái),由于對(duì)電子設(shè)備的需求不斷增長(zhǎng),低功耗芯片的設(shè)計(jì)發(fā)揮了重要作用,這些電子設(shè)備越來(lái)越小化,并且功耗越來(lái)越低,以支持電池電源。人工智能(AI)的使用 —— 越來(lái)越多地出現(xiàn)在可穿戴設(shè)備、物聯(lián)網(wǎng)設(shè)備
2022-03-24 10:45:43

降低FPGA功耗的設(shè)計(jì)技巧

新一代 FPGA的速度變得越來(lái)越快,密度變得越來(lái)越高,邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗,這些抉擇包括從顯見(jiàn)的
2009-06-20 10:37:122321

FPGA的低功耗設(shè)計(jì)分析

 FPGA功耗高度依賴(lài)于用戶(hù)的設(shè)計(jì),沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗降低,在進(jìn)行低功耗器件的設(shè)計(jì)時(shí),人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)
2010-07-01 11:08:43465

使用ISE設(shè)計(jì)工具優(yōu)化FPGA功耗方案

自從Xilinx推出FPGA二十多年來(lái),研發(fā)工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天,功耗日益成為FPGA供應(yīng)商及其客戶(hù)關(guān)注的問(wèn)題。降低FPGA功耗是縮減封裝和散熱成本、提高器件可靠性以及打開(kāi)移
2011-03-15 14:58:3431

首款應(yīng)用Intel 22nm技術(shù)FPGA誕生 功耗成本均減半

FPGA設(shè)計(jì)方面最大的難題與挑戰(zhàn)是什么?許多客戶(hù)回答都是功耗的控制。隨著FPGA密度和性能的提升,不可避免地帶來(lái)了功耗的倍增。FPGA領(lǐng)域的發(fā)展著重圍繞三個(gè)關(guān)鍵點(diǎn):低功耗、低成本
2012-05-04 11:05:261064

LatticeECP4系列:低成本、低功耗FPGA

LatticeECP4 系列:具有高級(jí)通信引擎和強(qiáng)大的 DSP 模塊的低成本、低功耗 FPGA 新的LatticeECP4系列是第四代具有高級(jí)通信引擎和功能強(qiáng)大的DSP模塊的高可靠、低成本、低功耗FPGA。創(chuàng)新的Latt
2012-06-06 09:51:381924

Cyclone V FPGA:采用低功耗28nm FPGA減少總系統(tǒng)成本

本文主要介紹Cyclone V FPGA的一個(gè)很明顯的特性,也可以說(shuō)是一個(gè)很大的優(yōu)勢(shì),即:采用低功耗28nm FPGA減少總系統(tǒng)成本
2012-09-05 15:35:2726

采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口

白皮書(shū) :采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express (PCIe) Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本,同時(shí)實(shí)現(xiàn)性能和功耗
2013-02-26 10:04:2572

優(yōu)化FPGA功耗的設(shè)計(jì)和實(shí)現(xiàn)

問(wèn)題加以考慮,一般來(lái)說(shuō)應(yīng)該從選擇 FPGA 開(kāi)始。減少FPGA功耗可以降低供電電壓,簡(jiǎn)化電源設(shè)計(jì)和散熱管理,降低對(duì)電源分配面的要求,從而簡(jiǎn)化電路板設(shè)計(jì)。
2017-11-22 15:03:012573

拒絕AI“部署復(fù)雜、成本高昂”:即插即用的AI相關(guān)應(yīng)用

基于將AI 計(jì)算性能植入到邊緣端的應(yīng)用,市場(chǎng)上一方面仍然著重于研究AI計(jì)算性能的提升,另一方面,關(guān)于降低 AI應(yīng)用門(mén)檻的呼聲也越來(lái)越高。而正是在這樣的呼聲之下,我們看到一些企業(yè)開(kāi)始推廣即插即用的AI相關(guān)應(yīng)用,擬從部署便捷程度、應(yīng)用成本等角度來(lái)降低AI 的應(yīng)用門(mén)檻!
2017-11-25 09:21:283126

Subtle Medical利用AI降低磁共振成像時(shí)間和成本

硅谷的初創(chuàng)公司Subtle Medical正在利用AI大幅降低磁共振成像的時(shí)間和資金成本,同時(shí)降低輻射暴露的風(fēng)險(xiǎn)。
2018-08-09 14:35:194578

Virtex FPGA比前一代產(chǎn)品功耗降低多達(dá)50% 成本降低多達(dá)20%

設(shè)計(jì)周期和更低開(kāi)發(fā)成本壓力的情況下設(shè)計(jì)出“更綠色”的產(chǎn)品。新的Virtex-6 FPGA系列比前一代產(chǎn)品功耗降低多達(dá)50%,成本降低多達(dá)20%。該系列產(chǎn)品進(jìn)行了最合適的組合優(yōu)化,包括靈活性、硬內(nèi)核IP
2018-11-15 10:09:02787

XDF 2018:如何降低FPGA成本

reconfigure.io的Rob Taylor在法蘭克福的XDF 2018云軌道中展示了一個(gè)用例。 Rob討論了FPGAFPGA中的可訪問(wèn)性,降低了評(píng)估和利用FPGA成本
2018-11-22 06:08:003402

萊迪思宣布進(jìn)入網(wǎng)絡(luò)邊緣計(jì)算市場(chǎng)的AI領(lǐng)域 發(fā)揮FPGA的作用

的關(guān)注點(diǎn),一場(chǎng)卡位大戰(zhàn)已經(jīng)打響,目前我們看到首先爆發(fā)的是手機(jī)的AI芯片,相信接下來(lái)還會(huì)擴(kuò)散到更廣泛的終端設(shè)備市場(chǎng)。其中FPGA因?yàn)槠洚a(chǎn)品特性,一直被認(rèn)為在云端和網(wǎng)絡(luò)端的AI技術(shù)方面更有發(fā)揮空間,而近日,作為低功耗、小尺寸、低成本FPGA的代言人,萊迪思公司宣布進(jìn)入網(wǎng)絡(luò)邊緣計(jì)算市場(chǎng)的AI領(lǐng)域。
2018-11-23 17:25:41767

探討NLP技術(shù)落地的難點(diǎn)及如何降低開(kāi)發(fā)者門(mén)檻的問(wèn)題

AI 很火,但是 AI門(mén)檻也很高,普通的開(kāi)發(fā)者想要搭上這波 AI 紅利依然困難。
2019-01-10 09:06:093125

騰訊云發(fā)布大數(shù)據(jù)與AI領(lǐng)域最新成果 致力于降低企業(yè)AI技術(shù)應(yīng)用門(mén)檻

12月11日,騰訊云發(fā)布大數(shù)據(jù)與AI領(lǐng)域的最新研究成果,包括AI換臉甄別技術(shù)AntiFakes、騰訊星圖以及企業(yè)畫(huà)像平臺(tái)等七大新品,并對(duì)AI、大數(shù)據(jù)產(chǎn)品進(jìn)行全線升級(jí),致力于降低企業(yè)AI技術(shù)應(yīng)用門(mén)檻
2019-12-12 09:58:58659

什么樣的FPGA會(huì)更好地適用于邊緣AI

FPGA成本、性能、開(kāi)發(fā)門(mén)檻方面都在改變滿(mǎn)足邊緣AI的需求,那到底什么樣的FPGA可以更好滿(mǎn)足邊緣AI需求?
2019-12-16 15:24:18595

Altera Cyclone V FPGA器件可實(shí)現(xiàn)降低設(shè)計(jì)系統(tǒng)成本功耗

在針對(duì)大批量應(yīng)用開(kāi)發(fā)系統(tǒng)時(shí),要考慮的一個(gè)重要因素是成本。有多個(gè)方面會(huì)影響總體擁有成本,而不僅僅是每個(gè)元器件的價(jià)格。這包括硅片的功耗要求、材料(BOM)總成本、設(shè)計(jì)和測(cè)試系統(tǒng)的工程師的效能等。選擇FPGA供應(yīng)商很重要,要考慮影響系統(tǒng)成本的方方面面,這體現(xiàn)在整個(gè)產(chǎn)品設(shè)計(jì)周期中。
2020-07-17 18:08:341718

戴文淵:希望不斷降低AI使用的門(mén)檻成本

、海內(nèi)外院士、商業(yè)領(lǐng)袖、科創(chuàng)精英蒞臨現(xiàn)場(chǎng),探討新興科技發(fā)展現(xiàn)狀及其為人類(lèi)社會(huì)帶來(lái)的巨大影響。第四范式創(chuàng)始人、首席執(zhí)行官戴文淵發(fā)表了主題演講,以下為經(jīng)過(guò)整理后的演講實(shí)錄: 大家上午好,非常高興有機(jī)會(huì)能在這邊跟大家交流我們?cè)?AI 驅(qū)動(dòng)產(chǎn)業(yè)升級(jí)方面的一些思考。實(shí)際上
2020-11-27 09:30:181633

如何降低功耗FPGA功耗的設(shè)計(jì)技巧

并不是所有元件都具有相同的靜止功耗。根據(jù)普遍規(guī)則,器件工藝技術(shù)尺寸越小,泄漏功耗越大。但并不是所有工藝技術(shù)都一樣。例如,對(duì)于 90 nm 技術(shù)來(lái)說(shuō),Virtex-4 器件與其他 90 nm FPGA 技術(shù)之間在靜止功耗方面存在顯著差異,
2021-01-08 17:46:485063

已全部加載完成