賽靈思（Xilinx）解讀20nm的價(jià)值：繼續(xù)領(lǐng)先一代

　　電子發(fā)燒友網(wǎng)訊：關(guān)于摩爾定律的經(jīng)濟(jì)活力問題，有很多的討論。在過去的一年中，20nm節(jié)點(diǎn)進(jìn)入到這個(gè)辯論的前沿和中心。無論說辭如何，包括賽靈思在內(nèi)的行業(yè)領(lǐng)導(dǎo)在20nm研發(fā)上的積極推動(dòng)都沒有停止。只有一個(gè)原因可以解釋這些行業(yè)領(lǐng)導(dǎo)者的積極行動(dòng)：20nm為創(chuàng)造更高的客戶價(jià)值提供了巨大的機(jī)會，比如賽靈思，它使其客戶能夠應(yīng)用到領(lǐng)先其領(lǐng)先競爭對手整整一代的產(chǎn)品系列，而且將為他們提供比以往任何時(shí)候都更具吸引力的ASIC和ASSP可編程替代方案。

　　賽靈思正在打造20nm All Programmable 產(chǎn)品系列，專門滿足下一代的、更加“智能”、集成度更高、亟需更高帶寬的系統(tǒng)。這些應(yīng)用包括： 1）智能Nx100G - 400G有線網(wǎng)絡(luò)；2）LTE高級無線基站部署智能自適應(yīng)天線、認(rèn)知無線電技術(shù)、基帶和回程設(shè)備3）高吞吐量、低功耗的數(shù)據(jù)中心存儲、智能網(wǎng)絡(luò)和高度集成的低時(shí)延應(yīng)用加速；4）圖像/視頻處理以及面向新一代顯示、專業(yè)攝像機(jī)、工廠自動(dòng)化、高級汽車駕駛員輔助和監(jiān)視系統(tǒng)的嵌入式視覺；以及5）面向幾乎所有可以想象到的應(yīng)用的尖端連接技術(shù)。

　　在20nm保持領(lǐng)先一代的地位

　　為了解20nm所帶給賽靈思產(chǎn)品和客戶應(yīng)用的真正價(jià)值，首先必須了解其在28nm技術(shù)創(chuàng)新上所實(shí)現(xiàn)的的超越節(jié)點(diǎn)的價(jià)值。對賽靈思來說，進(jìn)入20nm， 并不是傳統(tǒng)的FPGA簡單地遷移到下一個(gè)節(jié)點(diǎn)，它已經(jīng)在28nm時(shí)代推出了眾多的FPGA創(chuàng)新，率先推出了全球行業(yè)第一個(gè)商用的All Programmable 3D IC和SoC。所有這些已經(jīng)開始發(fā)售的All Programmable 器件，采用了所有形式的可編程技術(shù)，遠(yuǎn)遠(yuǎn)超出硬件可編程的范疇，實(shí)現(xiàn)了軟件可編程，超出了數(shù)字進(jìn)入了模擬混合信號（AMS），超出了單芯片發(fā)展到了多芯片的3D IC。這種新一代器件所帶來的價(jià)值現(xiàn)在已經(jīng)被數(shù)百家的客戶所證明。

　圖1：賽靈思正在開發(fā)其第二代SoC，3D IC以及下一代FPGA

　　在20nm，賽靈思目前正在開發(fā)其第二代SoC和3D IC技術(shù)，以及下一代的FPGA技術(shù)。相比于競爭對手，賽靈思擁有多年前率先創(chuàng)新的先發(fā)優(yōu)勢。其中包括FPGA性能/瓦的突破，與客戶一起更好微調(diào)的更成熟的SoC和3D IC技術(shù)，與其下一代Vivado設(shè)計(jì)套件“協(xié)同優(yōu)化”的器件。賽靈思在系統(tǒng)中重新定義了高性能收發(fā)器的設(shè)計(jì)和優(yōu)化。這讓賽靈思能夠更有效地把20nm的附加價(jià)值引入領(lǐng)先的和業(yè)經(jīng)證明的28nm技術(shù)之中，讓客戶的創(chuàng)新繼續(xù)保持領(lǐng)先一代。

　　從28nm到20nm FPGA進(jìn)一步優(yōu)化性能/瓦

　　28nm 7系列FPGA的創(chuàng)新，把工藝技術(shù)上的創(chuàng)新（與臺積電（TSMC）共同開發(fā)的高性能低功耗（HPL）技術(shù)）與針對最小化靜態(tài)和動(dòng)態(tài)功耗、最大化主要構(gòu)建模塊性能的眾多優(yōu)化完美結(jié)合，讓賽靈思能夠提供超越節(jié)點(diǎn)的性能/瓦價(jià)值優(yōu)勢。與此同時(shí)，賽靈思還能夠提供最高的I/O、DDR和收發(fā)器帶寬，以及針對系統(tǒng)內(nèi)信道優(yōu)化的業(yè)界最佳的收發(fā)器自適應(yīng)均衡器。

　　8系列FPGA為賽靈思在20nm繼續(xù)保持領(lǐng)先一代的地位奠定了基礎(chǔ)。這些器件將利用與臺積電的28nm HPL工藝性能/瓦特征相似的20nm SoC工藝。將系統(tǒng)級性能提升2倍，內(nèi)存帶寬擴(kuò)大2倍，總功耗降低50%，邏輯功能集成和關(guān)鍵系統(tǒng)建模加速1.5倍多。設(shè)計(jì)人員在高性能應(yīng)用中，可以用到更高的速度架構(gòu)及第二代專為系統(tǒng)而優(yōu)化的收發(fā)器。而LTE無線、DSP和圖像/視頻應(yīng)用的開發(fā)人員，可以利用其更快的DSP， BRAM和DDR4內(nèi)存接口。所有應(yīng)用都將受益于賽靈思的下一代路由體系結(jié)構(gòu)，可以輕松地?cái)U(kuò)展超過90％的資源利用率??，實(shí)現(xiàn)更高的結(jié)果質(zhì)量及更快的設(shè)計(jì)收斂。

　　第一代到第二代All ProgrammableSoC

　　賽靈思的28nmZynq-7000 All Programmable SoC是行業(yè)第一個(gè)硬件、軟件和I/O均可編程的器件。通過實(shí)現(xiàn)雙核ARM?A9嵌入式系統(tǒng)、DSP、邏輯和主流AMS功能的集成，讓賽靈思能夠再次為行業(yè)提供領(lǐng)先一代的系統(tǒng)性能、集成度和低功耗。

　　為在20nm繼續(xù)居于領(lǐng)先一代的地位，賽靈思將借助一個(gè)新的異構(gòu)處理系統(tǒng)，有效地提供更高的系統(tǒng)性能。這個(gè)嵌入式系統(tǒng)將被用超過 2倍的互連帶寬耦合到下一代FPGA架構(gòu)中。在芯片上的模擬混合信號性能將翻一番，同時(shí)可編程I/O將隨著下一代DDR4和PCI Express?接口而升級。這種新級別的嵌入式處理性能和I/O帶寬被賦予SoC級的功耗和安全管理。第二代All Programmable SoC將實(shí)現(xiàn)最高水平的可編程系統(tǒng)集成，并滿足最嚴(yán)格的的系統(tǒng)級規(guī)格。