電子發(fā)燒友App
? ? ?隨著FPGA 的作用在系統(tǒng)設(shè)計中的日益凸顯，需要更大的邏輯容量和更多的片上資源。到日前為止，FPGA 主要遵循摩爾定律的發(fā)展速度來應(yīng)對這種需求，每一代新工藝技術(shù)增加近兩倍的邏輯容量。然而，要跟上當(dāng)今高端市場的需求增長步伐，就需要必須超越摩爾定律。為了滿足上述需求，賽靈思采用創(chuàng)新堆疊硅片互聯(lián)(SSI)技術(shù)來構(gòu)建FPGA，使其與最大型FPGA 芯片相比，帶寬和容量相當(dāng)甚至更高，同時將功耗降至最低。
世界最大容量FPGA: Virtex-7 2000T
賽靈思推出采用堆疊硅片互聯(lián)(SSI)技術(shù)的世界最大容量FPGA: Virtex-7 2000T。這款包含68 億個晶體管的FPGA具有1,954,560 個邏輯單元，容量相當(dāng)于市場同類最大28nm FPGA 的兩倍。這是賽靈思采用臺積電(TSMC) 28nm HPL工藝推出的第三款FPGA，更重要的是，這也是世界第一個采用堆疊硅片互聯(lián)(SSI) 技術(shù)的商用FPGA。
Virtex-7 2000T 器件為設(shè)備制造商提供了一個集成的平臺，能幫助他們在提升性能和功能的同時降低功耗。由于消除了電路板上不同IC 間的I/O 接口，系統(tǒng)的整體功耗得以顯著降低。同時，因為電路板上需要的IC 器件數(shù)量減少，客戶能降低材料清單成本、測試和開發(fā)成本。此外， 由于芯片在硅中介層上并排放置，SSI 技術(shù)能夠避免多個芯片堆疊造成的功耗和可靠性問題。中介層在每個芯片間提供10,000 多個高速互聯(lián)，可支持各種應(yīng)用所需要的高性能集成。
超越摩爾定律，引領(lǐng)FPGA發(fā)展新潮流
傳統(tǒng)上，F(xiàn)PGA 廠商習(xí)慣于采用最新芯片工藝技術(shù)來實現(xiàn)他們的新架構(gòu)，充分發(fā)揮摩爾定律的作用，這樣晶體管的數(shù)量每22 個月就能隨最新芯片工藝技術(shù)的推出而翻一番。過去20 年，F(xiàn)PGA 廠商一直遵循摩爾定律的發(fā)展，不斷推出新的FPGA，實現(xiàn)器件容量的倍增。
賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人(Vincent Tong)指出：
根據(jù)摩爾定律，F(xiàn)PGA做不到200萬的邏輯單元，28nm最大也只可以達(dá)到大概100萬邏輯單元，但是由于堆疊互聯(lián)技術(shù)，我們可以達(dá)到200萬邏輯單元，并且，最重要的是我們現(xiàn)在就可以供貨，客戶可以馬上著手如此高性能FPGA的設(shè)計。在半導(dǎo)體行業(yè)最大的CPU能達(dá)到30億左右。而2000T是半導(dǎo)體歷史上最大的半導(dǎo)體，有200萬的邏輯單元，沒有其他的FPGA，也沒有其他的半導(dǎo)體可以做到那么大的容量。
針對Virtex-7 2000T，賽靈思打造了堆疊硅片互聯(lián)(SSI) 技術(shù)。該技術(shù)在無源硅中介層上并排連接著幾個硅切片(有源切片)，該切片再由穿過該中介層的金屬連接，與印制電路板上不同IC 通過金屬互聯(lián)通信的方式類似。通過這種技術(shù)，賽靈思讓器件的發(fā)展步伐超過了摩爾定律的速度，使賽靈思站在了28nm FPGA的頂端，引領(lǐng)著FPGA行業(yè)的發(fā)展。
賽靈思堆疊硅片互聯(lián)(SSI)技術(shù)
為了克服限制和障礙，賽靈思已經(jīng)開發(fā)出一種新的方法來實現(xiàn)大容量FPGA 的批量生產(chǎn),那就是堆疊硅片互聯(lián)技術(shù)。該新型解決方案能夠大量增加連接的數(shù)量，實現(xiàn)多個芯片間的高帶寬連接。與多個FPGA 方法相比，還能顯著降低時延和功耗，同時能在單個封裝中集成大量互聯(lián)邏輯和片上資源。
在FPGA 系列的密度范圍內(nèi)，中密度器件是“最佳選擇”。這是因為與前代器件相比，同一芯片尺寸上的容量和帶寬有顯著提升，而與同一系列中的最大型器件相比，它們能夠在FPGA 產(chǎn)品生命周期的早期階段就可以交付。因此，通過將多個這種芯片集成到單個器件內(nèi)，就可以達(dá)到并超過最大型單片器件所提供的容量和帶寬，但同時又具有小型芯片的生產(chǎn)優(yōu)勢和即時量產(chǎn)優(yōu)勢。賽靈思用一種創(chuàng)新方式將多種業(yè)經(jīng)驗證的技術(shù)進(jìn)行優(yōu)化組合實現(xiàn)了該解決方案。通過將硅通孔(TSV) 和微凸塊技術(shù)與其創(chuàng)新型ASMBLTM 架構(gòu)完美組合，賽靈思正在構(gòu)建新系列FPGA 產(chǎn)品，其容量、性能、功能和功耗特性足以應(yīng)對“可編程技術(shù)勢在必行”這一發(fā)展趨勢。圖1 是由4 個FPGA 芯片切片、硅中介層和封裝基片構(gòu)成的堆疊芯片頂視圖。賽靈思利用堆疊硅片互聯(lián)技術(shù)將增強(qiáng)型FPGA 芯片切片與無源硅中介層相集成，所開發(fā)出的堆疊芯片實現(xiàn)了成千上萬條芯片間連接，能夠提供超高芯片間互聯(lián)帶寬，功耗顯著下降，且時延僅為標(biāo)準(zhǔn)I/O 的五分之一。
2.5D和3D堆疊技術(shù)的發(fā)展和意義
說到2.5D和3D可能大家都不陌生，賽靈思是全球第一家公司可以做到2.5D堆疊技術(shù)的，不僅僅對于賽靈思來說，對整個行業(yè)來說，2.5D在FPGA行業(yè)中扮演什么角色呢?3D是非常尖端的技術(shù)，3D是什么意思呢?湯立人(Vincent Tong)解釋到3D是把不同的IC堆疊在一起。兩個都是IC，都有晶體管在里面。每個IC都是主動的，有功耗，需要電源的。為什么現(xiàn)在變成2.5D呢?2.5D定義就是這兩個主動IC放到被動的介質(zhì)上。下面有連接，把兩個主動IC連接起來。因為是被動不需要電源，沒有晶體管在里面，因而具有獨特的功耗優(yōu)勢，也是我們說的SSI——堆疊硅片互聯(lián)技術(shù)。
現(xiàn)在這個行業(yè)要做2.5D，為什么從3D變成2.5D呢?因為現(xiàn)在3D面臨非常多挑戰(zhàn)，主要有3點：首先，3D是垂直的堆疊，把兩個主動IC用微凸快(micropum)連在一起，微凸快是一種新興技術(shù)，中間有非常多的挑戰(zhàn)。兩個硅片之間有應(yīng)力。舉例來說，兩個芯片本身的膨脹系數(shù)有可能不一樣，中間連接的micropump受到的壓力就很大，一個膨脹快，一個膨脹慢，應(yīng)力就比較大。第二，硅通孔(TSV)有應(yīng)力在，會影響周圍晶體管的性能。如果從上面開到下面，應(yīng)力非常大，會影響晶體管性能，是整個行業(yè)需要面對的問題。第三，熱管理，如果兩個都是主動的IC，散熱就成為很大的問題。所以整個3D行業(yè)需要解決上面三個主要問題。
賽靈思在整個行業(yè)是具有領(lǐng)導(dǎo)地位的，很多人認(rèn)為，現(xiàn)在我們做2.5D，2.5D是不是3D中間的過渡技術(shù)?我們認(rèn)為不是。2.5D會一直走下去的，2.5D有自己的應(yīng)用，不一定被3D所代替，2.5D有自己的路要走，所以我們選擇做2.5D。
賽靈思亞太區(qū)銷售及市場總監(jiān)張宇清(左)，賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人(Vincent Tong)(中)，賽靈思公司產(chǎn)品市場營銷總監(jiān)Brent Przybus(右)
賽靈思亞太區(qū)銷售及市場總監(jiān)張宇清表示：2.5D還是很重大的跨越，雖然我們同時給大家介紹了現(xiàn)在賽靈思能夠做到的技術(shù)和未來的3D技術(shù)。大家都覺得還是3D好，一定是未來的比較好?，F(xiàn)在2.5D比傳統(tǒng)的多芯片MCM封裝有很大超越了，因為多芯片封裝延時更長，必須要通過金屬線，傳統(tǒng)多核CPU是多芯片的封裝，要消耗很多IO資源。
總結(jié)
作為唯一一家采用堆疊硅片互聯(lián)技術(shù)創(chuàng)造出擁有無以倫比的芯片間帶寬的超高容量FPGA 的制造商，賽靈思在系統(tǒng)級集成領(lǐng)域?qū)崿F(xiàn)了新的重大突破。堆疊硅片互聯(lián)技術(shù)使賽靈思的每個工藝節(jié)點都能實現(xiàn)最大的邏輯密度、最高的帶寬和最豐富的片上資源，并以最快的速度投入量產(chǎn)。相信摩爾定律的超越一定會給整個FPGA產(chǎn)業(yè)帶來翻天覆地的變化，讓我們來期待吧。
?
工商網(wǎng)監(jiān)
評論