可編程技術(shù)30年回顧,FPGA都夸過(guò)了哪三個(gè)大時(shí)代

自引入以來(lái)，現(xiàn)場(chǎng)可編程門陣列(FPGA)的容量增加了10000倍以上, 性能增加了100倍. 單位功能的成本和功耗都減少了超過(guò)1000倍. 這些進(jìn)步是由工藝縮放技術(shù)所推動(dòng)的, 但是 FPGA 的故事比簡(jiǎn)單縮放技術(shù)的更復(fù)雜. 摩爾定律的數(shù)量效應(yīng)推動(dòng)了FPGA在體系結(jié)構(gòu)、應(yīng)用和方法方面發(fā)生質(zhì)的變化. 因此, FPGA 已經(jīng)經(jīng)歷了幾個(gè)不同的發(fā)展階段. 本文分別總結(jié)了發(fā)明、擴(kuò)張、累積這三個(gè)階段, 并討論了它們的驅(qū)動(dòng)壓力和基本特征. 本文最后展望了未來(lái)的FPGA階段.?

Xilinx 在1984年引入了第一個(gè)現(xiàn)場(chǎng)可編程門陣列(FPGAs), 盡管直到Actel在1988年普及這個(gè)術(shù)語(yǔ)它們才被稱為FPGAs. 在接下來(lái)的30年里，我們稱之為FPGA的設(shè)備的容量增加了1萬(wàn)多倍，速度增加了100倍. 單位功能的成本和能耗降低了1000倍以上(見(jiàn)圖1).

圖1 Xilinx FPGA屬性相對(duì)于1988年。容量指邏輯細(xì)胞計(jì)數(shù)。速度指可編程織物的同功能性能。價(jià)格指每個(gè)邏輯單元。能量指每個(gè)邏輯單元。價(jià)格和能量按一萬(wàn)倍放大。數(shù)據(jù)來(lái)源: Xilinx發(fā)表的數(shù)據(jù)。

這些進(jìn)步在很大程度上是由工藝技術(shù)驅(qū)動(dòng)的, 隨半導(dǎo)體的擴(kuò)展, 很容易把 FPGA 的進(jìn)化看成是一個(gè)簡(jiǎn)單的容量發(fā)展. 這種看法太簡(jiǎn)單了。FPGA 進(jìn)展的真實(shí)故事要有趣得多。

自其引入以來(lái), FPGA 設(shè)備經(jīng)過(guò)幾個(gè)不同的發(fā)展階段已取得進(jìn)展. 每個(gè)階段都受到工藝技術(shù)機(jī)會(huì)和應(yīng)用程序需求的驅(qū)動(dòng)。這些驅(qū)動(dòng)壓力引起設(shè)備特性和工具的可觀察變化。在本文中, 我們回顧了FPGA的三階段. 每個(gè)階段長(zhǎng)達(dá)8年, 并且每一段在回顧中都很明顯。

三個(gè)階段分別是:

1)發(fā)明階段, 1984–1991;

2)擴(kuò)張階段, 1992–1999;

3)累積階段, 2000–2007.

圖2. FPGA與ASIC交叉點(diǎn)。 圖表顯示總成本與單位數(shù)量。 FPGA線條較暗，從左下角開(kāi)始。 隨著下一個(gè)工藝節(jié)點(diǎn)的采用（從較早節(jié)點(diǎn)的虛線箭頭到稍后節(jié)點(diǎn)的實(shí)線箭頭），由垂直虛線表示的交叉點(diǎn)變大。

二、前言: 關(guān)于FPGA的重大問(wèn)題有哪些？

A.FPGA ?VS ?ASIC

20世紀(jì)80年代，專用集成電路（ASIC）公司為電子市場(chǎng)帶來(lái)了一個(gè)驚人的產(chǎn)品：定制集成電路。 到20世紀(jì)80年代中期，有數(shù)十家公司在銷售ASIC，在激烈的競(jìng)爭(zhēng)中，成本低，容量大，速度快的技術(shù)更具受青睞。 當(dāng)FPGA出現(xiàn)的時(shí)候，它在所有這幾個(gè)方面上都并不突出，但卻一枝獨(dú)秀。這是為什么？

ASIC的功能是由自定義掩模工具決定的。ASIC的客戶為這些掩模工具支付了前期的一次性工程(NRE)費(fèi)用。由于沒(méi)有定制的工具，F(xiàn)PGA降低了預(yù)付成本和建立定制數(shù)字邏輯的風(fēng)險(xiǎn)。通過(guò)制造一種可以被成百上千的客戶使用的自定義硅設(shè)備，F(xiàn)PGA供應(yīng)商可以有效地平攤所有客戶的NRE成本，從而不會(huì)對(duì)任何一個(gè)客戶收取任何費(fèi)用，又同時(shí)增加了每個(gè)客戶的單位芯片成本。

前期的NRE成本確保了FPGA在某些數(shù)量上比ASIC更具成本效益。FPGA供應(yīng)商在他們的“交叉點(diǎn)”上吹噓這個(gè)數(shù)字，這個(gè)數(shù)字證明了ASIC的更高的NRE開(kāi)銷。 在圖2中，圖線顯示了購(gòu)買數(shù)量單位的總成本。 ASIC具有NRE的初始成本，并且每個(gè)后續(xù)單元將其單位成本增加到總數(shù)。 FPGA沒(méi)有NRE電荷，但是每個(gè)單元的成本都比功能相當(dāng)?shù)腁SIC要高，因此斜率更陡峭。 兩條線在交叉點(diǎn)相遇。 如果所需的單元數(shù)量少于此數(shù)量，則FPGA解決方案便宜; 超過(guò)該數(shù)量的單位表明ASIC具有較低的總體成本。

由于NRE成本占ASIC總體擁有成本的很大一部分，所以FPGA每單位成本超過(guò)ASIC成本的優(yōu)勢(shì)隨著時(shí)間的推移而減少。 圖2中的虛線表示某個(gè)工藝節(jié)點(diǎn)的總成本。 實(shí)線表示下一個(gè)工藝節(jié)點(diǎn)的情況，NRE成本增加，但是每個(gè)芯片的成本較低。 FPGA和ASIC都利用低成本制造，而ASIC NRE收費(fèi)繼續(xù)攀升，推高交叉點(diǎn)。 最終，交叉點(diǎn)變得如此之高，以至于大多數(shù)客戶，單元的數(shù)量已經(jīng)不再適用于ASIC。 定制芯片只保證非常高的性能或很高的體積; 所有其他人可以使用可編程解決方案。