如何利用軟件作為激勵(lì)來(lái)加速SoC系統(tǒng)級(jí)驗(yàn)證？ - 全文

　　驗(yàn)證復(fù)雜的SoC設(shè)計(jì)要耗費(fèi)極大的成本和時(shí)間。據(jù)證實(shí)，驗(yàn)證一個(gè)設(shè)計(jì)所需的時(shí)間會(huì)隨著設(shè)計(jì)大小的增加而成倍增加。在過(guò)去的幾年中，出現(xiàn)了很多的技術(shù)和工具，使驗(yàn)證工程師可以用它們來(lái)處理這類(lèi)問(wèn)題。但是，這些技術(shù)中很多基于動(dòng)態(tài)仿真，并依靠電路操作來(lái)發(fā)現(xiàn)設(shè)計(jì)問(wèn)題，因此設(shè)計(jì)者仍面臨為設(shè)計(jì)創(chuàng)建激勵(lì)的問(wèn)題。

　　設(shè)計(jì)者可以使用運(yùn)行在處理器上的固件作為驗(yàn)證仿真激勵(lì)的一部分，這也是目前通常采用的方法——使用全功能處理器模型。與在HDL中編寫(xiě)激勵(lì)相比，固件作為激勵(lì)速度更快，并且更容易創(chuàng)建。在一個(gè)全功能處理器模型上執(zhí)行代碼的缺點(diǎn)是模型運(yùn)行較慢，因此只有少量軟件會(huì)使用這個(gè)技術(shù)執(zhí)行。很多固件執(zhí)行由取指令操作和內(nèi)存讀寫(xiě)周期組成，驗(yàn)證價(jià)值很低。在邏輯仿真器中屏蔽這些低價(jià)值操作，而繼續(xù)執(zhí)行寄存器和內(nèi)存映射I/O周期，可以在最低限度減少驗(yàn)證覆蓋率的同時(shí)，顯著提高執(zhí)行速度。

　　在仿真環(huán)境中能夠更快速地執(zhí)行代碼主要有兩個(gè)好處。首先，快速仿真意味著功能驗(yàn)證仿真可以使用更多的代碼。診斷程序、驅(qū)動(dòng)程序、固件以及某些情況下部分應(yīng)用程序代碼都可用于驗(yàn)證問(wèn)題。其次，因?yàn)榉抡孢\(yùn)行速度加快，因此能夠執(zhí)行更多的驗(yàn)證。很多設(shè)計(jì)者會(huì)選擇運(yùn)行附加測(cè)試，而不是運(yùn)行較少的CPU仿真時(shí)間。大多數(shù)驗(yàn)證都受到能夠用于運(yùn)行仿真的CPU時(shí)間的限制。如果固件用來(lái)作為驗(yàn)證的一部分，它將對(duì)設(shè)計(jì)起推動(dòng)作用。這個(gè)激勵(lì)將是切合實(shí)際的，它通過(guò)典型的操作使設(shè)計(jì)得到測(cè)試。為設(shè)計(jì)創(chuàng)建激勵(lì)的挑戰(zhàn)之一是如何估算出典型的設(shè)計(jì)操作，并將其在測(cè)試平臺(tái)上編碼。使用實(shí)際的軟件可為驗(yàn)證工程師排除這個(gè)問(wèn)題。但是，運(yùn)行作為測(cè)試平臺(tái)的代碼不可能提供大量激勵(lì)，特別是不能覆蓋大部分驗(yàn)證空間。因此，設(shè)計(jì)者需要使用其它的技術(shù)提供額外激勵(lì)，以遍歷設(shè)計(jì)的所有邊界情況。

　　設(shè)計(jì)者使用傳統(tǒng)的直接測(cè)試和其它驗(yàn)證技術(shù)能夠增加用固件作激勵(lì)源的情況。內(nèi)存分區(qū)可用于過(guò)濾仿真過(guò)程中不必要的總線周期，從而提高性能。本文將介紹一個(gè)設(shè)計(jì)實(shí)例，使用作為激勵(lì)的代碼和基于斷言的驗(yàn)證，通過(guò)該實(shí)例來(lái)描述使用傳統(tǒng)驗(yàn)證技術(shù)無(wú)法發(fā)現(xiàn)的設(shè)計(jì)錯(cuò)誤。

　　解決驗(yàn)證挑戰(zhàn)

　　目前，電子工程師面臨的驗(yàn)證挑戰(zhàn)不斷加劇。為了更好地闡明這些挑戰(zhàn)，本文中介紹了一個(gè)簡(jiǎn)單的實(shí)例。該實(shí)例是一個(gè)在250×250像素矩陣上顯示RGB數(shù)值的圖形輸出設(shè)備。它包括一個(gè)映射到處理器的寄存器接口。相關(guān)寄存器有：“行”—包含待描繪像素行地址信息的一個(gè)8位寄存器：“列”—包含待描繪像素列地址信息的一個(gè)8位寄存器：“像素”：——包含待描繪像素RGB值的一個(gè)8位寄存器：“大小”——包含待描繪像素矩形大小的一個(gè)8位寄存器（其中1表示寫(xiě)入單個(gè)像素，2表示描繪一個(gè)2×2的正方形，以此類(lèi)推最大值為16）：“狀態(tài)”——能夠讀取和返回設(shè)備狀態(tài)信息的一個(gè)8位寄存器。

　　使用直接測(cè)試

　　驗(yàn)證此樣本設(shè)備的第一步是測(cè)試所有行和列是否正確定址。要測(cè)試所有大小的像素是否能夠被寫(xiě)入，還要測(cè)試不同顏色值的代表樣點(diǎn)。典型的像素組合也要被測(cè)試，如從右上方像素立刻變換為左下方像素。使用類(lèi)似的方法可測(cè)試所有角對(duì)組合。還應(yīng)該測(cè)試各種組合中有序和無(wú)序增減的行地址和列地址。所有這些測(cè)試可以通過(guò)編寫(xiě)和編譯一個(gè)運(yùn)行在全功能處理器模型上的簡(jiǎn)單程序來(lái)完成，或者使用一個(gè)產(chǎn)生總線周期和BFM的簡(jiǎn)單測(cè)試平臺(tái)。另外還要考慮測(cè)試那些可能影響設(shè)計(jì)的異常條件。測(cè)試時(shí)可將行地址或列地址設(shè)置為一個(gè)大于249的值，或是定義一個(gè)大小超過(guò)硬件支持的像素。

　　這些都是在接口級(jí)完成的明顯測(cè)試，在內(nèi)部結(jié)構(gòu)進(jìn)行的類(lèi)似驗(yàn)證測(cè)試和在接口級(jí)實(shí)現(xiàn)的驗(yàn)證策略是很類(lèi)似的。顯然，要測(cè)試整個(gè)驗(yàn)證空間，即使只是一個(gè)設(shè)計(jì)模塊的接口，也不可能像前述的樣本設(shè)備一樣簡(jiǎn)單。可能的操作是250行×250列×224色×16大小，或16.7×1016.所有操作的組合數(shù)是這個(gè)數(shù)值的平方，或大于1034.這里真正的挑戰(zhàn)是創(chuàng)建那些能夠揭露設(shè)計(jì)問(wèn)題的組合，并將這些問(wèn)題標(biāo)識(shí)為需要立刻關(guān)注的區(qū)方面。

　　使用斷言揭露早期問(wèn)題

　　由于對(duì)設(shè)計(jì)驅(qū)動(dòng)了激勵(lì)，因此斷言可以及早發(fā)現(xiàn)問(wèn)題。要添加的斷言包括不能超過(guò)249（行地址和列地址的最大可能值）的行地址和列地址，以及不能超過(guò)16的大小字段。確定斷言并采用HDL覆蓋分析后，需要對(duì)設(shè)計(jì)驅(qū)動(dòng)激勵(lì)。這可以通過(guò)約束隨機(jī)測(cè)試實(shí)現(xiàn)。約束隨機(jī)測(cè)試產(chǎn)生反饋到測(cè)試平臺(tái)的設(shè)備處理事務(wù)，表明被識(shí)別的測(cè)試點(diǎn)已被覆蓋。如果設(shè)計(jì)空間非常大，約束隨機(jī)測(cè)試就不能包含測(cè)試點(diǎn)沒(méi)有覆蓋的邊界條件。這種測(cè)試不用創(chuàng)建使用HDL覆蓋工具達(dá)到100%覆蓋的激勵(lì)。但是，在設(shè)計(jì)中遍歷所有狀態(tài)并覆蓋所有條件并不能保證設(shè)備被完全驗(yàn)證。

　　軟件代碼作為激勵(lì)

　　對(duì)于一個(gè)超過(guò)1034個(gè)組合的驗(yàn)證空間來(lái)說(shuō)，讓實(shí)際的設(shè)備操作執(zhí)行所有必需組合是不太可能的。應(yīng)當(dāng)把重點(diǎn)放在設(shè)備會(huì)運(yùn)行的那些操作上，對(duì)那些理論上可能不會(huì)使用的操作要減少花費(fèi)時(shí)間。最簡(jiǎn)單快捷的方法是找到可驅(qū)動(dòng)設(shè)備的現(xiàn)有代碼。這可能是診斷代碼，驅(qū)動(dòng)程序代碼或應(yīng)用程序級(jí)算法。每個(gè)這樣的代碼均提供了不同的驗(yàn)證級(jí)別，并揭露了不同類(lèi)型的問(wèn)題，因此，應(yīng)當(dāng)嘗試獲得和使用所有類(lèi)型的代碼。

　　對(duì)于新的設(shè)計(jì)，代碼很可能不存在，但對(duì)于下一代產(chǎn)品的設(shè)計(jì)，一些代碼常常可以得到。如果這些代碼存在，設(shè)計(jì)的激勵(lì)在幾乎不耗費(fèi)精力或成本的情況下就可以得到。如果代碼不存在，但合作方愿意在設(shè)計(jì)周期前期創(chuàng)建代碼，那么也可以輕松地創(chuàng)建激勵(lì)。最后，如果驗(yàn)證團(tuán)隊(duì)需要?jiǎng)?chuàng)建代碼，通過(guò)編寫(xiě)C代碼來(lái)為設(shè)計(jì)創(chuàng)建復(fù)雜多樣的激勵(lì)比使用任何其它語(yǔ)言都更容易。

　　假設(shè)顯示

　　使用假設(shè)顯示，需要運(yùn)行描繪各種測(cè)試模式和色彩組合的診斷代碼以確保連接。也可以運(yùn)行驅(qū)動(dòng)程序代碼，它可以連接至一個(gè)簡(jiǎn)單的畫(huà)圖應(yīng)用程序，該應(yīng)用程序可使用一些代表樣本的像素將驅(qū)動(dòng)程序調(diào)整至適當(dāng)位置。最后，采用最終使用這個(gè)設(shè)備的應(yīng)用程序，并畫(huà)出幾幅圖像。每種類(lèi)型的代碼會(huì)以不同的方式運(yùn)用設(shè)計(jì)，從而能發(fā)現(xiàn)利用其他方法時(shí)不容易檢測(cè)到的問(wèn)題。

　　硬件/軟件協(xié)同驗(yàn)證

　　很多硬件和驗(yàn)證工程師（甚至在某些方面軟件工程師）認(rèn)為，運(yùn)行應(yīng)用程序的任何部分不會(huì)加快設(shè)計(jì)驗(yàn)證。畢竟，如果針對(duì)設(shè)備測(cè)試驅(qū)動(dòng)程序，并針對(duì)驅(qū)動(dòng)程序測(cè)試了應(yīng)用程序，就無(wú)需進(jìn)行進(jìn)一步驗(yàn)證。但是這些工程師不會(huì)考慮在尚未系統(tǒng)地測(cè)試所有軟件的情況下發(fā)布產(chǎn)品，也不會(huì)接受在未經(jīng)系統(tǒng)測(cè)試的情況下發(fā)布要去tapeou的硬件設(shè)計(jì)。系統(tǒng)級(jí)協(xié)同驗(yàn)證測(cè)試全部的可選組件，包括硬件、軟件、或兩者的組合，從而揭露在分離情況下不會(huì)被發(fā)現(xiàn)的問(wèn)題。

　　軟件覆蓋范圍

　　運(yùn)行軟件提供了一個(gè)切合實(shí)際的激勵(lì)，但它不可能為驗(yàn)證空間提供足夠?qū)挼母采w范圍。軟件通常是一遍一遍地重復(fù)只具有些微差別的相似操作。因此，這種方法應(yīng)當(dāng)結(jié)合其它現(xiàn)有驗(yàn)證技術(shù)一起使用。同時(shí)，運(yùn)行大量的軟件通常不會(huì)改善驗(yàn)證效果。在不犧牲驗(yàn)證結(jié)果的情況下，通過(guò)對(duì)軟件進(jìn)行少量修改，能夠縮短較長(zhǎng)的代碼操作。例如，在上述顯示設(shè)備實(shí)例中，向所有位置寫(xiě)數(shù)據(jù)的診斷程序能夠被縮短為只寫(xiě)前3行和最后3行。這樣做不會(huì)減少覆蓋范圍，卻能使測(cè)試速度加快45倍。

　　劃分內(nèi)存系統(tǒng)

　　將代碼作為設(shè)計(jì)激勵(lì)運(yùn)行時(shí)，無(wú)疑會(huì)令人增加對(duì)設(shè)計(jì)被全面驗(yàn)證的總體信心。并且，在大多數(shù)情況下，它能暴露其它驗(yàn)證方法遺漏的設(shè)計(jì)缺陷。但是，在邏輯仿真中運(yùn)行代碼是非常慢的。邏輯仿真器通常以10Hz到100Hz的速度執(zhí)行操作。在這樣的性能水平條件下，只有少量的代碼能夠運(yùn)行。

　　以執(zhí)行代碼時(shí)產(chǎn)生的電路行為為例，連續(xù)的九條ARM指令會(huì)產(chǎn)生15個(gè)總線周期。在這15個(gè)總線周期中，只有2個(gè)和硬件操作有關(guān)。剩余的13個(gè)只支持代碼的執(zhí)行，不會(huì)對(duì)測(cè)試的設(shè)備產(chǎn)生任何影響。當(dāng)然，基于處理器高速緩存和緩沖區(qū)的設(shè)定，并非所有的這些總線周期都能獲得處理器上的外部信號(hào)。但是，即使總線周期不通過(guò)外部驅(qū)動(dòng)，它們也需要由整個(gè)電路的仿真器來(lái)處理的時(shí)鐘。降低仿真性能的不是總線周期的電路行為，而是設(shè)計(jì)中附加的時(shí)鐘驅(qū)動(dòng)。

　　把處理器的內(nèi)存系統(tǒng)分割為I/O空間、代碼空間和數(shù)據(jù)空間時(shí)，可分隔這些總線周期，只將I/O周期加入到邏輯仿真中。通過(guò)過(guò)濾邏輯仿真器中的代碼和數(shù)據(jù)周期，他們能夠在不占用仿真時(shí)間的情況下得到處理。這使得仿真速度加快。盡管全功能處理器模型執(zhí)行所有的總線周期和指令，但邏輯仿真只在總線周期處于某一特定范圍內(nèi)時(shí)才會(huì)進(jìn)行。這樣，邏輯仿真只關(guān)注專(zhuān)門(mén)針對(duì)被驗(yàn)證設(shè)備的總線周期。不參與邏輯仿真的分區(qū)內(nèi)存可以描述為已被軟件圖像預(yù)先初始化的“超級(jí)高速緩存”。這種“超級(jí)高速緩存”足夠大，能容納全部的軟件圖像和所有數(shù)據(jù)，并提供無(wú)限的快速訪問(wèn)。能夠放置在普通高速緩存中而不影響設(shè)計(jì)操作的內(nèi)存，都可以安全地放置在這個(gè)“超級(jí)高速緩存”中。直接由硬件訪問(wèn)的內(nèi)存區(qū)域是不可緩存的，且必須建模為硬件仿真的一部分，以向硬件提供訪問(wèn)這些內(nèi)存區(qū)域的權(quán)限。

　　增強(qiáng)的性能

　　回到假設(shè)顯示模塊，使用AMBA總線周期驅(qū)動(dòng)寄存器輸入和讀取寄存器輸出。結(jié)果，診斷和驅(qū)動(dòng)程序代碼的仿真時(shí)間減少了10倍以上，小型畫(huà)圖程序的仿真時(shí)間減少了30倍。程序所作的計(jì)算不只是將像素復(fù)制到屏幕上。它將像素和以前的圖像進(jìn)行比較，只有當(dāng)數(shù)值變化時(shí)才寫(xiě)入像素和地址。當(dāng)軟件的復(fù)雜性增加時(shí)，性能因素也隨著提高。仿真吞吐量的增加是由于不需要運(yùn)行與總線周期相關(guān)的時(shí)鐘。如果軟件完成更大的計(jì)算量，性能提高會(huì)更大。

　　使用附加的設(shè)計(jì)模塊

　　這篇文章描述了單個(gè)設(shè)計(jì)模塊激勵(lì)的代碼應(yīng)用程序。因?yàn)榇a和數(shù)據(jù)空間的內(nèi)存沒(méi)有被建模為硬件的一部分，因此可以在完成全部設(shè)計(jì)之前，在一個(gè)單獨(dú)的設(shè)計(jì)模塊上運(yùn)行這種類(lèi)型的測(cè)試。它不需要設(shè)計(jì)完整的內(nèi)存子系統(tǒng)并作為仿真的一部分運(yùn)行。當(dāng)運(yùn)行一些模塊級(jí)測(cè)試時(shí)，有必要將附加的硬件組件和I/O數(shù)據(jù)流建模為仿真運(yùn)行的一部分。使用相同的過(guò)濾技術(shù)，可以把給定內(nèi)存區(qū)域的內(nèi)存處理事務(wù)傳送給任意的C函數(shù)。這可以通過(guò)建立一個(gè)基于地址范圍的回調(diào)函數(shù)實(shí)現(xiàn)。這樣，沒(méi)有建模為HDL的軟件需要的組件能夠用簡(jiǎn)單的C函數(shù)替代。同樣，對(duì)I/O端口的讀寫(xiě)可以通過(guò)基本的C函數(shù)連接到主機(jī)文件和I/O系統(tǒng)。對(duì)于包含很多硬件設(shè)計(jì)的系統(tǒng)級(jí)仿真，也可以使用相同的方法。對(duì)于這種情況，硬件模塊被替代的越少，在邏輯仿真器中出現(xiàn)的行為就會(huì)更多。

　　結(jié)語(yǔ)

　　本文介紹了一種使用軟件作為激勵(lì)以加速系統(tǒng)級(jí)驗(yàn)證的方法。使用的激勵(lì)是切合實(shí)際的，并易于快速創(chuàng)建。對(duì)設(shè)計(jì)執(zhí)行此激勵(lì)可及早揭露問(wèn)題，否則，這些問(wèn)題可能要等到創(chuàng)建虛擬原型后才會(huì)被發(fā)現(xiàn)。提高性能的關(guān)鍵在于過(guò)濾出與硬件操作無(wú)關(guān)的代碼和數(shù)據(jù)引用，并在分區(qū)內(nèi)存存儲(chǔ)中處理。這種方法能使驗(yàn)證工程師解決日益增長(zhǎng)的功能驗(yàn)證挑戰(zhàn)。Questa驗(yàn)證平臺(tái)可以自動(dòng)把固件輸入到測(cè)試平臺(tái)，加速取指令操作與內(nèi)存引用執(zhí)行，并提供源代碼級(jí)的調(diào)試環(huán)境。