芯片后端報告之A53后端顯示結(jié)果的解讀

　　首先，我要強調(diào)，我不是做后端的，但是工作中經(jīng)常遇到和做市場和芯片的同事討論PPA。這時，后端會拿出這樣一個表格：

　　上圖是一個A53的后端實現(xiàn)結(jié)果，節(jié)點是TSMC16FFLL+，我們就此來解讀下。

　　首先，我們需要知道，作為一個有理想的手機芯片公司，可以選擇的工廠并不多，臺積電（TSMC），聯(lián)電（UMC），三星，Global Foundries（GF），中芯（SMIC）也勉強算一個。還有，今年開始Intel工廠（ICF）也會開放給ARM處理器。事實上有人已經(jīng)開始做了，只不過用的不是第三方的物理庫。通常新工藝會選TSMC，然后要降成本的時候會去UMC。GF一直比較另類，保險起見不敢選，而三星不太理別人所以也沒人理他。至于SMIC，嘿嘿，那需要有很高的理想才能選。

　　16nm的含義我就不具體說了，網(wǎng)上很多解釋。而TSMC的16nm又分為很多小節(jié)點，F(xiàn)FLL+，FFC等。他們之間的最高頻率，漏電，成本等會有一些區(qū)別，適合不同的芯片，比如手機芯片喜歡漏電低，成本低的，服務(wù)器喜歡頻率高的，不一而足。

　　接下來看表格第一排，Configuration。這個最容易理解，使用了四核A53，一級數(shù)據(jù)緩存32KB，二級1MB，打開了ECC和加解密引擎。這幾個選項會對面積產(chǎn)生較大影響，對頻率和功耗也有較小影響。

　　接下來是Performance target，目標頻率。后端工程師把頻率稱作Performance，在做后端實現(xiàn)時，必須在頻率，功耗，面積（PPA）里選定一個主參數(shù)來作為主要優(yōu)化目標。這個表格是專門為高性能A53做的，頻率越高，面積和漏電就會越大，這是沒法避免的。稍后我再貼個低功耗小面積的報告做對比。

　　下面是Current Performance，也就是現(xiàn)在實現(xiàn)了的頻率。里面的TT/0.9V/85C是什么意思？我們知道，在一個晶圓（Wafer）上，不可能每點的電子漂移速度都是一樣的，而電壓，溫度不同，它們的特性也會不同，我們把它們分類，就有了PVT（Process，Voltage， Temperature），分別對應(yīng)于TT/0.9V/85C。而Process又有很多Conner，類似正態(tài)分布，TT只是其中之一，按照電子漂移速度還可以有SS，S，TT，F(xiàn)，F(xiàn)F等等。通常后端結(jié)果需要一個Signoff條件（我們這通常是SSG），按照這個條件出去流片，作為篩選門檻，之下的芯片就會不合格，跑不到所需的頻率。所以條件設(shè)的越低，良率（Yield）就會越高。但是條件也不能設(shè)的太低，不然后端很難做，或者干脆方程無解，跑不出結(jié)果。X86上有個詞叫體質(zhì)，就是這個PVT。

　　這一欄有四個頻率，上下兩組容易區(qū)分，就是不同的電壓。在頻率確定時，動態(tài)功耗是電壓的2次方，這個大家都知道。而左右兩組數(shù)字的區(qū)別就是Corner了，分別為TT和SSG。

　　下一行是Optimization PVT。大家都知道后端EDA工具其實就是解方程，需要給他一個優(yōu)化目標，它會自動找出最優(yōu)局部解。而1.0V和0.9V中必須選一個值，作為最常用的頻率，功耗和面積的甜點（Sweet Spot）。這里是選了1.0V，它的SSG和目標要求更接近，那些達不到的Corner可以作為降頻賤賣。