ADC通道進(jìn)行轉(zhuǎn)換時(shí)最常出現(xiàn)的輸入輸出問題的詳細(xì)中文資料概述

　　單片機(jī)的模擬功能可與數(shù)字電路部分和運(yùn)行固件部分進(jìn)行復(fù)雜交互。如果模擬電路特性不能得到很好的理解，那么實(shí)際應(yīng)用中就會(huì)出現(xiàn)錯(cuò)誤單片機(jī)的交互。這份技術(shù)摘要將闡明在ADC通道進(jìn)行轉(zhuǎn)換時(shí)，最常出現(xiàn)的輸入／輸出問題。

　　數(shù)字邏輯可以用來控制模擬通道多路開關(guān)（MUX）。作為一款使用數(shù)字邏輯在模擬（ADC）通道間進(jìn)行切換的產(chǎn)品，各器件引腳的信號(hào)都可以隨時(shí)連接。當(dāng)ADC輸入通道切換的時(shí)候，兩個(gè)本不相關(guān)的I/O引腳之間可能會(huì)建立連接。這個(gè)1/0連接會(huì)持續(xù)一段時(shí)間，直到它將信號(hào)傳送通過MUX以觸發(fā)ADC通道改變。此連接最多可持續(xù)40 ns，比I/O引腳邏輯的最小上升下降時(shí)間要長，導(dǎo)致在已連接的引腳上觸發(fā)脈沖干擾。每個(gè)引腳的上升下降時(shí)間在15 ns到30 ns之間，這段持續(xù)時(shí)間已經(jīng)足夠?qū)ζ骷_產(chǎn)生影響。并且由于引腳恢復(fù)到先前的狀態(tài)需要一定的時(shí)間，該脈沖干擾的時(shí)間可能會(huì)長于40 ns。

　　舉個(gè)例子來說，如果在ADC輸入引腳AN2和AN5之間發(fā)生了切換，那么在切換過程中，RB4和RCO之間可能會(huì)建立連接。若將RB4設(shè)為一個(gè)在邏輯高電平與邏輯低電平之間的輸入信號(hào)，那將導(dǎo)致設(shè)為輸出端的RCO產(chǎn)生一個(gè)脈沖干擾。若兩個(gè)相連引腳置于相同的邏輯電平，那么脈沖干擾會(huì)降至最小低于10 mV。在極端情況下，兩個(gè)引腳置于完全不同的邏輯電平，那么脈沖干擾會(huì)高達(dá)160 mV。

　　轉(zhuǎn)換ADC通道的過程本身也會(huì)產(chǎn)生另一類脈沖干擾。若ADC通道同時(shí)也是器件上的有源比較器或者運(yùn)算放大器的輸入端，那么這類干擾脈沖會(huì)在外部顯現(xiàn)。三個(gè)不同起因的脈沖干擾也許會(huì)發(fā)生。轉(zhuǎn)換ADC通道會(huì)改變ADC采樣電容器和保持電容器上的電壓，而電容器上的電位差會(huì)導(dǎo)致脈沖干擾的產(chǎn)生。脈沖干擾可以是正向的或是負(fù)向的，取決于電容器上的外部電壓水平。當(dāng)?shù)谝粋€(gè)脈沖干擾恢復(fù)之后，第二個(gè)脈沖干擾又隨之產(chǎn)生。產(chǎn)生第二個(gè)脈沖干擾的原因是電容器從引腳上斷開。而第三個(gè)脈沖干擾是在轉(zhuǎn)換過程結(jié)束，將電容器重新接到引腳上的時(shí)候產(chǎn)生。