如何使用FFRC結(jié)構(gòu)設(shè)計(jì)一款高PSR的LDO

　　電源管理電路是所有電子產(chǎn)品中必不可少的模塊，穩(wěn)壓是電源管理電路最基本和最常見的功能，低壓差線性穩(wěn)壓器（LDO）是穩(wěn)壓電源管理芯片中最為常用的電路，它廣泛存在于通信電子、汽車電子和一些獨(dú)立SOC系統(tǒng)中。特別是對(duì)電源噪聲敏感的模擬和射頻電路，一般首選LDO作為其供電電路。 隨著CMOS工藝的發(fā)展，溝道尺寸和電源電壓不斷降低。電源電壓的降低減弱了芯片對(duì)電源噪聲的抗干擾能力，因此研究設(shè)計(jì)高電源紋波抑制比（PSR）的LDO意義重大。 本文在分析了提高LDO PSR技術(shù)發(fā)展動(dòng)態(tài)的基礎(chǔ)上，詳細(xì)研究了前饋紋波消除技術(shù)（FFRC），并對(duì)其進(jìn)行了建模分析。最終采用FFRC結(jié)構(gòu)設(shè)計(jì)了一款高PSR的LDO，LDO采用極點(diǎn)分離和等效串聯(lián)電阻（ESR）補(bǔ)償技術(shù)達(dá)到穩(wěn)定。同時(shí)本文對(duì)提高帶隙基準(zhǔn)電壓源PSR的理論和方法進(jìn)行了詳細(xì)地分析，在此基礎(chǔ)上設(shè)計(jì)了一款高PSR的帶隙基準(zhǔn)。 采用matlab中simulink模塊對(duì)電路系統(tǒng)進(jìn)行建模分析，確定了電路模塊參數(shù)，運(yùn)用cadence軟件對(duì)具體電路進(jìn)行了設(shè)計(jì)仿真。采用UMC0.18μm CMOS工藝。LDO輸出電壓1.8V，工作電壓范圍2V到5V，負(fù)載電流范圍0到30mA，靜態(tài)電流低于100μA，線性壓差低于200mV，最大負(fù)載調(diào)整率和線性調(diào)整率分別為23μV/mA，0.0021%/V，輸入電壓2V時(shí)，直流PSR80dB，在1M處PSR60dB，負(fù)載電流為0到30mA的階躍信號(hào)時(shí)，過沖電壓低于10mV。分析結(jié)果顯示本文的設(shè)計(jì)達(dá)到了設(shè)計(jì)指標(biāo)。