完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > D觸發(fā)器
觸發(fā)器是一個(gè)具有記憶功能的，具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元，也是數(shù)字邏輯電路中一種重要的單元電路。
觸發(fā)器是一個(gè)具有記憶功能的，具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元，也是數(shù)字邏輯電路中一種重要的單元電路。
在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即“0”和“1”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。
觸發(fā)器有集成觸發(fā)器和門(mén)電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種。
觸發(fā)器是一個(gè)具有記憶功能的，具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元，也是數(shù)字邏輯電路中一種重要的單元電路。
在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即“0”和“1”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。
觸發(fā)器有集成觸發(fā)器和門(mén)電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種。
D觸發(fā)器在時(shí)鐘脈沖CP的前沿（正跳變0→1）發(fā)生翻轉(zhuǎn)，觸發(fā)器的次態(tài)取決于CP的脈沖上升沿到來(lái)之前D端的狀態(tài)，即次態(tài)=D。因此，它具有置0、置1兩種功能。由于在
CP=1期間電路具有維持阻塞作用，所以在CP=1期間，D端的數(shù)據(jù)狀態(tài)變化，不會(huì)影響觸發(fā)器的輸出狀態(tài)。
D觸發(fā)器應(yīng)用很廣，可用做數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生器等。
1. 結(jié)構(gòu)
D觸發(fā)器（data flip-flop或delay flip-flop）由6個(gè)與非門(mén)組成，其中G1和G2構(gòu)成基本RS觸發(fā)器。電平觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號(hào)。如果在CP高電平期間輸入端出現(xiàn)干擾信號(hào)，那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP觸發(fā)沿來(lái)到前一瞬間加入輸入信號(hào)。這樣，輸入端受干擾的時(shí)間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱(chēng)為維持-阻塞邊沿D觸發(fā)器。
2. 工作原理
SD和RD接至基本RS觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)SD=1且RD=0時(shí)（SD的非為0，RD的非為1，即在兩個(gè)控制端口分別從外部輸入的電平值，原因是低電平有效），不論輸入端D為何種狀態(tài)，都會(huì)使Q=0，Q非=1，即觸發(fā)器置0；當(dāng)SD=0且RD=1（SD的非為1，RD的非為0）時(shí)，Q=1，Q非=0，觸發(fā)器置1，SD和RD通常又稱(chēng)為直接置1和置0端。我們?cè)O(shè)它們均已加入了高電平，不影響電路的工作。
工作過(guò)程如下：
1）CP=0時(shí)，與非門(mén)G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時(shí)，由于Q3至Q5和Q4至Q6的反饋信號(hào)將這兩個(gè)門(mén)打開(kāi)，因此可接收輸入信號(hào)D，Q5=D，Q6=Q5非=D非。
2）當(dāng)CP由0變1時(shí)觸發(fā)器翻轉(zhuǎn)。這時(shí)G3和G4打開(kāi)，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS觸發(fā)器的邏輯功能可知，Q=Q3非=D。
3）觸發(fā)器翻轉(zhuǎn)后，在CP=1時(shí)輸入信號(hào)被封鎖。這是因?yàn)镚3和G4打開(kāi)后，它們的輸出Q3和Q4的
狀態(tài)是互補(bǔ)的，即必定有一個(gè)是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在1狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用，故該反饋線稱(chēng)為置1維持線，置0阻塞線。Q4為0時(shí)，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在0狀態(tài)的作用，稱(chēng)作置0維持線；Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置1的作用，稱(chēng)為置1阻塞線。因此，該觸發(fā)器常稱(chēng)為維持-阻塞觸發(fā)器?？傊?，該觸發(fā)器是在CP正跳沿前接受輸入信號(hào)，正跳沿時(shí)觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖，三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱(chēng)。與主從觸發(fā)器相比，同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。 /span》。由基本RS觸發(fā)器的邏輯功能可知，Q=Q3非=D。
D觸發(fā)器邏輯圖和邏輯符號(hào)
可以將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，其邏輯圖和邏輯符號(hào)如圖1（a）和（b）所示。當(dāng)D=1，即
，
時(shí)，在CP的下降沿觸發(fā)器翻轉(zhuǎn)為（或保持）1態(tài)；當(dāng)
，即
，
時(shí)，在CP的下降沿觸發(fā)器翻轉(zhuǎn)為（或保持）0態(tài)。
（a）邏輯圖（b）邏輯符號(hào)
圖1D觸發(fā)器
由以上可知，某個(gè)時(shí)鐘脈沖來(lái)到之后輸出端Q的狀態(tài)和該脈沖來(lái)到之前輸入端D的狀態(tài)一致，即
D觸發(fā)器的邏輯狀態(tài)表見(jiàn)表1。
表1 D觸發(fā)器的邏輯狀態(tài)表
D
功能
00
置0
1
10
置1
1
國(guó)內(nèi)生產(chǎn)的D觸發(fā)器主要是維持阻塞型（不在本書(shū)中討論），如雙上升沿D觸發(fā)器74LS74、四上升沿D觸發(fā)器74LS175等，它們?cè)跁r(shí)鐘脈沖的上升沿觸發(fā)，邏輯符號(hào)如圖2所示，在CP輸入端不加小圓圈。
圖2上升沿D觸發(fā)器的邏輯符號(hào)圖3 D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器
也可將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，如圖3所示。它的邏輯功能是每來(lái)一個(gè)時(shí)鐘脈沖，翻轉(zhuǎn)一次，即
，具有記數(shù)功能。
D觸發(fā)器和D鎖存器是數(shù)字電路中常用的兩種存儲(chǔ)元件，它們?cè)诠δ芎蛻?yīng)用上有一定的區(qū)別。 定義和功能 D觸發(fā)器（Data Flip-Flop）是一種具有兩個(gè)穩(wěn)...
2024-08-28 標(biāo)簽：D觸發(fā)器數(shù)字電路雙穩(wěn)態(tài)電路 759 0
引言 數(shù)字電路是現(xiàn)代電子技術(shù)的基礎(chǔ)，廣泛應(yīng)用于計(jì)算機(jī)、通信、控制等領(lǐng)域。觸發(fā)器是數(shù)字電路中的一種基本邏輯元件，具有存儲(chǔ)和傳遞信息的功能。 觸發(fā)器的基本概...
2024-08-22 標(biāo)簽：計(jì)算機(jī)JK觸發(fā)器D觸發(fā)器 915 0
D觸發(fā)器（Data Flip-Flop）是一種常見(jiàn)的數(shù)字邏輯電路元件，主要用于存儲(chǔ)一位二進(jìn)制數(shù)據(jù)。D觸發(fā)器可以是電平觸發(fā)的，也可以是邊沿觸發(fā)的，具體取決...
邊沿式d觸發(fā)器是一種什么穩(wěn)態(tài)電路
邊沿式D觸發(fā)器是一種 雙穩(wěn)態(tài)電路 。 雙穩(wěn)態(tài)電路是指具有兩個(gè)穩(wěn)定狀態(tài)的電路，即觸發(fā)器有兩個(gè)穩(wěn)態(tài)，可分別表示二進(jìn)制數(shù)碼0和1，無(wú)觸發(fā)信號(hào)作用時(shí)，電路將維持...
2024-08-22 標(biāo)簽：二進(jìn)制D觸發(fā)器穩(wěn)態(tài)電路 384 0
基于D觸發(fā)器的音頻信號(hào)發(fā)生器電路圖 D觸發(fā)器的工作原理和脈沖特性
D觸發(fā)器（Data Flip-Flop或Delay Flip-Flop）是數(shù)字電子電路中一種重要的存儲(chǔ)器件，主要用于存儲(chǔ)1位二進(jìn)制數(shù)據(jù)。它具有記憶功能，...
2024-07-15 標(biāo)簽：邏輯電路計(jì)算機(jī)D觸發(fā)器 3389 0
FPGA設(shè)計(jì)需要掌握的四大核心要點(diǎn)
CPU core:分為2種，軟core和硬core.軟core是用邏輯代碼寫(xiě)的CPU模塊，可以在任何資源足夠的FPGA中實(shí)現(xiàn)，使用非常靈活。而且在大容量...
分頻就是用同一個(gè)時(shí)鐘信號(hào)通過(guò)一定的電路結(jié)構(gòu)轉(zhuǎn)變成不同頻率的時(shí)鐘信號(hào)。
2024-03-06 標(biāo)簽：計(jì)數(shù)器D觸發(fā)器分頻電路 1982 0
d觸發(fā)器的功能 d觸發(fā)器的狀態(tài)方程
D觸發(fā)器是一種經(jīng)典的時(shí)序邏輯電路，具有廣泛的應(yīng)用領(lǐng)域。它的功能包括存儲(chǔ)和傳輸數(shù)據(jù)，以及在時(shí)鐘信號(hào)的作用下進(jìn)行狀態(tài)轉(zhuǎn)換。本文將探討D觸發(fā)器的功能和狀態(tài)方程...
2024-02-18 標(biāo)簽：D觸發(fā)器時(shí)序邏輯電路傳輸數(shù)據(jù) 6795 0
D觸發(fā)器是一種常見(jiàn)的數(shù)字邏輯電路，它在數(shù)字系統(tǒng)和計(jì)算機(jī)中扮演著重要的角色。本文將詳細(xì)探討D觸發(fā)器的邏輯功能、工作原理以及RD（Reset-D）觸發(fā)器和S...
d觸發(fā)器有幾個(gè)穩(wěn)態(tài) 觸發(fā)器上升沿下降沿怎么判斷
穩(wěn)態(tài)是指觸發(fā)器在某個(gè)特定的輸入狀態(tài)下穩(wěn)定保持輸出的狀態(tài)。根據(jù)觸發(fā)器的類(lèi)型和觸發(fā)方式，觸發(fā)器分為很多種類(lèi)，不同類(lèi)型的觸發(fā)器有不同的穩(wěn)態(tài)。本文將詳細(xì)描述幾種...
74VHC74FT高速CMOS D觸發(fā)器英文手冊(cè)立即下載
類(lèi)別：IC datasheet pdf 2024-08-08 標(biāo)簽：CMOSD觸發(fā)器
觸發(fā)器激勵(lì)函數(shù)和輸出函數(shù)解析
觸發(fā)器激勵(lì)函數(shù)和輸出函數(shù)解析? 觸發(fā)器是數(shù)字電路中的一種重要的組合邏輯電路，其可以達(dá)到存儲(chǔ)、延時(shí)、計(jì)數(shù)等功能。觸發(fā)器有多種類(lèi)型，如SR觸發(fā)器、D觸發(fā)器、...
D觸發(fā)器組成音頻信號(hào)發(fā)生器? D觸發(fā)器是一種數(shù)字邏輯電路元件，它是由若干個(gè)邏輯門(mén)組成的，常用于數(shù)字系統(tǒng)中的寄存器、計(jì)數(shù)器等。D觸發(fā)器在數(shù)字系統(tǒng)中起到很重...
2023-08-24 標(biāo)簽：寄存器計(jì)數(shù)器D觸發(fā)器 864 0
用D觸發(fā)器設(shè)計(jì)一個(gè)序列發(fā)生器 怎么用D觸發(fā)器做序列信號(hào)發(fā)生器？
用D觸發(fā)器設(shè)計(jì)一個(gè)序列發(fā)生器 怎么用D觸發(fā)器做序列信號(hào)發(fā)生器？ 序列發(fā)生器是數(shù)字電子技術(shù)中常用的電路模塊之一，它可以用來(lái)生成一系列的數(shù)字信號(hào)序列。在數(shù)字...
2023-08-24 標(biāo)簽：發(fā)生器計(jì)數(shù)器D觸發(fā)器 3936 0
芯片設(shè)計(jì)進(jìn)階—門(mén)控時(shí)鐘
芯片功耗組成中，有高達(dá)40%甚至更多是由時(shí)鐘樹(shù)消耗掉的。這個(gè)結(jié)果的原因也很直觀，因?yàn)檫@些時(shí)鐘樹(shù)在系統(tǒng)中具有最高的切換頻率，而且有很多時(shí)鐘buffer，而...
2023-06-29 標(biāo)簽：芯片設(shè)計(jì)SoC芯片鎖存器 2704 0
你知道嗎?計(jì)算機(jī)和計(jì)算器使用觸發(fā)器來(lái)進(jìn)行記憶。一定數(shù)量的觸發(fā)器組合將產(chǎn)生一定數(shù)量的內(nèi)存。觸發(fā)器是使用邏輯門(mén)形成的，而邏輯門(mén)又由晶體管制成。
D融發(fā)器工作原理及過(guò)程說(shuō)明： SD和RD接至基本RS觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。 ? ? ? ?當(dāng)SD=0且RD=1時(shí),不論輸入...
FPGA設(shè)計(jì)要點(diǎn)之一：時(shí)鐘樹(shù)
對(duì)于 FPGA 來(lái)說(shuō)，要盡可能避免異步設(shè)計(jì)，盡可能采用同步設(shè)計(jì)。 同步設(shè)計(jì)的第一個(gè)關(guān)鍵，也是關(guān)鍵中的關(guān)鍵，就是時(shí)鐘樹(shù)。 一個(gè)糟糕的時(shí)鐘樹(shù)，對(duì) FPGA ...
淺談Vivado 綜合選項(xiàng)的7種設(shè)置
-flatten_hierarchy full: 綜合時(shí)將原始設(shè)計(jì)打平，只保留頂層層次，執(zhí)行邊界優(yōu)化 none: 綜合時(shí)完全保留原始設(shè)計(jì)層次，不執(zhí)行邊界...
verilog模型舉例：利用D觸發(fā)器實(shí)現(xiàn)時(shí)鐘使能
時(shí)鐘使能電路是同步設(shè)計(jì)的基本電路。在很多設(shè)計(jì)中，雖然內(nèi)部不同模塊的處理速度不同，但由于這些時(shí)鐘是同源的，可以將它們轉(zhuǎn)化為單一時(shí)鐘處理。在ASIC中可以通...
我剛開(kāi)始學(xué)習(xí)單片機(jī)的時(shí)候也有和題主類(lèi)似的困惑。當(dāng)時(shí)剛申請(qǐng)了個(gè)淘寶賬號(hào)不久，剛看了下我的淘寶已購(gòu)物品，第五件東西買(mǎi)的就是51單片機(jī)開(kāi)發(fā)板，
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
