射頻集成電路半導體器件技術(shù)

　　近年來，無線通信市場的蓬勃發(fā)展，特別是移動電話、無線因特網(wǎng)接入業(yè)務的興起使人們對無線通信技術(shù)提出了更高的要求。體積小、重量輕、低功耗和低成本是無線通信終端發(fā)展的方向，射頻集成電路技術(shù)（RFIC）在其中扮演著關(guān)鍵角色。RFIC的出現(xiàn)和發(fā)展對半導體器件、射頻電路分析方法，乃至接收機系統(tǒng)結(jié)構(gòu)都提出了新的要求。

　　半導體器件技術(shù)

　　在RF領(lǐng)域中, 性能、工藝的要求要比數(shù)字集成電路本身復雜得多。其中，功耗、速度、成品率是最主要的參數(shù)。同時，RF IC還要考慮到噪聲(寬帶和窄帶)、線性度、增益和功效。這樣, 應用于RF IC中的優(yōu)化器件一直在不斷完善和發(fā)展。不同的RF功能部分將在不同的半導體器件工藝上實現(xiàn)。目前，RFIC中使用的半導體工藝主要有Si、SiGe、GaAs和InP。他們在無線通信中的主要應用范圍如圖1所示。

　　● 硅器件：硅集成電路計有硅雙極晶體管(Si-Bipolar Transistor)、硅-互補式金氧半導體(Si-CMOS)、硅雙極互補式金氧半導體(Bi-CMOS)或硅鍺異質(zhì)接面雙極晶體管(SiGe HBT)。

　　目前通信的頻率大抵在2 GHz以下，除功率放大器外，硅集成電路在射頻/中頻模塊較占優(yōu)勢，硅工藝因具有大量的產(chǎn)能，可以由射頻/中頻/基頻組成單芯片混合模式集成電路(single chip mixed mode IC)，并且可以單電源操作，在價格、積體化程度上遠超過砷化鎵器件，砷化鎵與硅集成電路，因為材料特性的不同，設(shè)計的方法也大不相同，硅材料由于沒有半絕緣基板(Semi-insulation substrate)，等于在一個高損耗的基板上做電路設(shè)計，再加上器件本身的增益較低，若要達到與砷化鎵相當?shù)母哳l電性，硅RFIC全系于晶體管微小化(如次微米RF CMOS)或材料結(jié)構(gòu)的改善(如SiGe異質(zhì)接面晶體管)，來提高器件的特征頻率fT。也必須借助溝槽隔離(trench isolation)等工藝，提高電路間的隔離度與Q值，工藝繁復、光罩數(shù)眾多，不良率與成本也大幅提高，高頻模型也因為雜散效應明顯，不易掌握。目前硅工藝已可勝任超過5 GHz以上的RFIC，但對具低噪聲放大器、高功率放大器與開關(guān)器等射頻前端仍有不足，故硅工藝的器件，將被定位于中頻模塊或低層(low tier)的射頻模塊。

　　需要特別指出的是，在無線收發(fā)器中，數(shù)字信號處理部分使用標準Si-CMOS工藝，通常占到芯片面積的75%以上,集成度及功耗等指標的要求使得他不可能用CMOS以外的其他工藝實現(xiàn),所以只有實現(xiàn)CMOS集成射頻前端,才能實現(xiàn)單片集成的收發(fā)器并最終實現(xiàn)單片集成的移動通信產(chǎn)品。目前隨著CMOS工藝的發(fā)展,它的單位增益截止頻率已經(jīng)接近GaAs水平,同時出現(xiàn)了一些采用CMOS工藝實現(xiàn)的射頻前端的單元電路及收發(fā)器。這也使得采用CMOS工藝實現(xiàn)移動通信產(chǎn)品的單芯片集成成為可能。此外，CMOS工藝與其它工藝相比，集成度更高，成本低，功耗低，使得對它成為RFIC發(fā)展的主流方向。

　　● 砷化鎵器件：砷化鎵器件在高頻、高功率、高效率、低噪聲指數(shù)的電氣特性均遠超過硅器件，空乏型砷化鎵場效晶體管(MESFET)或高電子遷移率晶體管(HEMT/PHEMT)，在3 V電壓操作下可以有80 %的功率增加效率(PAE: Power added efficiency)，非常適用于高層(high tier)的無線通信中長距離、長通信時間的需求，然而二者皆需要負電源，將增加產(chǎn)品使用的成本，HEMT器件繁復的長晶與閘級寬度的控制，也影響工藝之一致性及易產(chǎn)性。增進型(enhancement mode) E-mode MESFET/ HEMT，因為無需負電源，同時可維持其功率放大器之優(yōu)良特性，惟其輸出功率將被限制。異質(zhì)雙極晶體管(HBT)是另外一無需負電源的砷化鎵器件，其功率密度(power density)、電流推動能力(current drive capability)與線性度(linearity)均超過FET，適合設(shè)計高功率、高效率、高線性度的微波放大器，HBT為最佳器件的選擇。而HBT器件在相位噪聲，高gm、高功率密度、崩潰電壓與線性度上占優(yōu)勢，另外它可以單電源操作，因而簡化電路設(shè)計及次系統(tǒng)實現(xiàn)的難度，十分適合于射頻及中頻收發(fā)模塊的研制，特別是微波信號源與高線性放大器等電路。

?　　電路CAD技術(shù)

　　對集成電路設(shè)計來說，設(shè)計方法和高水平的計算機輔助設(shè)計工具是成功的關(guān)鍵。對于通常的VLSI，有包括從綜合、模擬、版圖設(shè)計、驗證、測試生成等在內(nèi)的一系列工具來支持整個設(shè)計過程。但對RFIC，目前尚不具備一整套完善的CAD工具，主要的前端設(shè)計工具是電路級的模擬或仿真。

　　●SPICE仿真的不足

　　通常的電路模擬使用的是以SPICE為代表的模擬技術(shù)，它支持多種仿真，見表1。但由于RFIC的特點，用這類電路模擬技術(shù)存在很多困難。

　　首先，RFIC的設(shè)計指標大多是電路處于穩(wěn)態(tài)時的指標，如功率增益、交調(diào)與畸變等，用SPICE的時域模擬必須經(jīng)過一個瞬態(tài)過程才能到達穩(wěn)態(tài)，對有較長瞬態(tài)過程的電路，要耗費大量的計算。

　　其次RFIC通常存在兩個或多個頻率或變化速度相差懸殊的信號。典型的情況是混頻器，載頻與信號頻率往往相差幾個數(shù)量級。其它如PLL的捕捉過程，振蕩器的起振過程等，用SPICE來模擬這些情況效率都很低，因模擬所需時間取決于最慢分量，而時間步長取決于最快分量。

　　另外RFIC中存在互連、封裝等分布的寄生元件，SPICE也無法處理。這些元件準確的特性要由電磁場分析給出，一般適宜在頻域中描述，不能直接用于時域中的分析。

　　最后，噪聲是決定IC系統(tǒng)性能，如信噪比，誤比特率的一個重要因素，但SPICE只能對線性放大器、且噪聲源為平穩(wěn)隨機過程的情形作噪聲分析，而對RFIC系統(tǒng)中的非線性電路，如混頻器、振蕩器，因噪聲受到大信號的調(diào)制，統(tǒng)計特性不再是平穩(wěn)的，且混頻噪聲與振蕩器的相位噪聲特性不同，不能用SPICE中線性電路的噪聲分析方法。