- 利用7GHZ頻率合成器實(shí)現(xiàn)快速鎖定、高靈敏度的IF調(diào)諧無線接收機(jī)

在圖2中，一個(gè)頻率固定的RF LO將信號(hào)向下變頻到IF頻段，而信道的調(diào)諧在IF中完成。仍以DCS1800為例，我們可以選擇頻率固定為1520MHz的RF LO。這可以從一路6080MHz的信號(hào)通過÷4分頻來獲得。

RF LO 的相噪聲為：

–219 + 20 log 950 + 10 log （6.4 × 106） – 20 log 4
= –219 + 59.5 + 68 – 12
= –103.5 dBc/Hz

參考雜散將出現(xiàn)在偏離載波6.4MHz的頻率上，量值很?。?－90dBc），這是因?yàn)椋╝）4分頻電路對(duì)應(yīng)12dB的衰減，以及（b）——由于這是固定頻率的LO——環(huán)路帶寬可以變得很?。ɡ?0kHz）。簡(jiǎn)單地施加一路20dB/十倍頻程的衰減，將可以進(jìn)一步衰減寄生分量。

在200kHz、400kHz、600kHz和800kHz處將不存在參考雜散，而鎖定時(shí)間也不成問題，因?yàn)樵陬l率固定的RF電路中無需進(jìn)行任何調(diào)諧操作。

調(diào)諧作用的IF電路

我們繼續(xù)討論DCS1800實(shí)例，圖2示出了一種可調(diào)諧的IF電路，其調(diào)節(jié)范圍從285MHz到380MHz，步進(jìn)為200kHz。為了實(shí)現(xiàn)此功能，PFD頻率選用為3.2MHz ，相應(yīng)產(chǎn)生的初始LO信號(hào)可以從4560變化到5760MHz，調(diào)諧的步進(jìn)為3.2MHz。對(duì)這些頻率進(jìn)行16分頻，就可以獲得所需要的285MHz～360MHz、步進(jìn)為200kHz的信號(hào)。
可調(diào)諧的IF電路在最差情形下的位相噪聲為：

–219 + 20 log 1800 + 10 log （3.2 × 106） – 20 log 16
= –219 + 65 + 65 – 24
= –113 dBc/Hz

參考雜散將出現(xiàn)在偏離載波3.2MHz處。通過選擇500kHz的環(huán)路帶寬， 在3.2MHz的雜散將低于－90dBc。在一個(gè)DSC系統(tǒng)中，參考雜散件小的的重要頻率點(diǎn)是200kHz、400kHz、600kHz和800kHz。不過在我們所提出的配置中，這些頻率點(diǎn)上并不存在寄生分量，因?yàn)槲覀冞x用的PFD工作頻率高達(dá)3.2MHz。

在環(huán)路帶寬設(shè)定為500kHz， PFD頻率為3.2MHz時(shí)，系統(tǒng)可以在10 µs以內(nèi)完成鎖相操作，且偏差在10°以內(nèi)。圖3所示的是頻率鎖定的響應(yīng)特性。

濾波方面的考慮

上述的兩種架構(gòu)實(shí)質(zhì)上都屬于超外差，采用了兩級(jí)下變頻電路。在每一級(jí)電路中，濾波都有著關(guān)鍵性影響。

在圖1中，位于LNA之前的RF濾波器可以抑制很強(qiáng)的帶外干擾，IF濾波器可以選用窄帶（在GSM體制中可以為200kHz）來抑制帶內(nèi)干擾。

在圖2中，RF濾波器與圖1中所示的相同。不過，圖2中的IF濾波器不能采用窄帶的。它必須能覆蓋整個(gè)信號(hào)帶寬，因?yàn)檎{(diào)諧是在其后才發(fā)生的。這意味著，帶內(nèi)干擾信號(hào)將在信號(hào)鏈后面的基帶處理中濾除。ADI可以提供若干種IF到基帶的接收機(jī)，包括AD6650、AD6652、AD9870和AD9874。在使用如圖2所示的架構(gòu)時(shí)，應(yīng)該仔細(xì)考慮這些器件的選用。

結(jié)論

讓PLL的內(nèi)核以更高的PFD頻率工作（最終的LO頻率的整數(shù)倍）可以改善相位噪聲、輸出參考雜散和鎖定時(shí)間性能。另外，可調(diào)諧的IF架構(gòu)可以提供更高的性能，因?yàn)槠浔额l可以采用更高的整數(shù)倍。不過，需要精心考慮濾波方面的需求。

本文中所示的例子是針對(duì)整數(shù)N分頻鎖相環(huán)ADF4107的，但這種結(jié)構(gòu)并不僅限于此，采用小數(shù)N分頻體系結(jié)構(gòu)，也能實(shí)現(xiàn)類似的性能改善。

作者：Mike Curtin，Paul O'Brien，ADI半導(dǎo)體

參考文獻(xiàn)
Mini-Circuits Corporation， VCO Designer’s Handbook 1996.
Couch， L. W.， Digital and Analog Communications Systems. New York: Macmillan Publishing Company， 1990.
Vizmuller， P.， RF Design Guide， Artech House， 1995.
Best， R. L.， Phase-Locked Loops: Design， Simulation and Applications， 3rd edition， McGraw Hill， 1997.
Bannerjee， Dean， “PLL Performance， Simulation and Design，” National Semiconductor Website.
Analog Devices， Inc. Data Sheet for ADF4107.
Hittite Microwave Corporation. Data Sheet for HMC362S8G
Curtin， Mike， “Phase-Locked Loops，” 3-part series in Analog Dialogue 33-3， 33-5， and 33-7 （1999）. Also in hard copy: Analog Dialogue Volume 33， 1999.
Goldberg， Bar-Giora， Digital Frequency Synthesis Demystified， LLH， 1999.