高速數(shù)字電路的仿真
介紹了專用于高速數(shù)字電路的仿真工具Hyperlynx，并使用它對(duì)高速數(shù)字電路中的阻抗匹配、傳輸線長(zhǎng)度
2009-03-20 14:11:39
1275 
1.亞穩(wěn)態(tài)與設(shè)計(jì)可靠性設(shè)計(jì)數(shù)字電路時(shí)大家都知道同步是非常重要的，特別當(dāng)要輸入一個(gè)信號(hào)到一個(gè)同步電路中，但是該
2017-12-18 09:53:138585 
在復(fù)位電路中，由于復(fù)位信號(hào)是異步的，因此，有些設(shè)計(jì)采用同步復(fù)位電路進(jìn)行復(fù)位，并且絕大多數(shù)資料對(duì)于同步復(fù)位電路都認(rèn)為不會(huì)發(fā)生亞穩(wěn)態(tài)，其實(shí)不然，同步電路也會(huì)發(fā)生亞穩(wěn)態(tài)，只是幾率小于異步復(fù)位電路。
2020-06-26 16:37:001232 
只要系統(tǒng)中有異步元件，亞穩(wěn)態(tài)就是無(wú)法避免的，亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。
2020-09-30 17:08:433521 
發(fā)生亞穩(wěn)態(tài)的原因是信號(hào)在傳輸?shù)倪^(guò)程中不能滿足觸發(fā)器的建立時(shí)間和保持時(shí)間。
2023-06-20 15:29:58710 
亞穩(wěn)態(tài)這種現(xiàn)象是不可避免的，哪怕是在同步電路中也有概率出現(xiàn)，所以作為設(shè)計(jì)人員，我們能做的是減少亞穩(wěn)態(tài)發(fā)生的概率。
2023-08-03 09:04:49246 
亞穩(wěn)態(tài)是指觸發(fā)器的輸入信號(hào)無(wú)法在規(guī)定時(shí)間內(nèi)達(dá)到一個(gè)確定的狀態(tài)，導(dǎo)致輸出振蕩，最終會(huì)在某個(gè)不確定的時(shí)間產(chǎn)生不確定的輸出，可能是0，也可能是1，導(dǎo)致輸出結(jié)果不可靠。
2023-11-22 18:26:091115 
亞穩(wěn)態(tài)是數(shù)字電路設(shè)計(jì)中最為基礎(chǔ)和核心的理論。同步系統(tǒng)設(shè)計(jì)中的多項(xiàng)技術(shù)，如synthesis，CTS，STA等都是為了避免同步系統(tǒng)產(chǎn)生亞穩(wěn)態(tài)。異步系統(tǒng)中，更容易產(chǎn)生亞穩(wěn)態(tài)，因此需要對(duì)異步系統(tǒng)進(jìn)行特殊的設(shè)計(jì)處理。學(xué)習(xí)SoC芯片設(shè)計(jì)，歡迎加入啟芯QQ群：275855756
2013-11-01 17:45:15
數(shù)字電路--觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器
2017-02-05 14:16:51
進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)
2015-09-07 09:50:16
愛好者選用。麥|斯|艾|姆|P|CB樣板貼片,麥1斯1艾1姆1科1技全國(guó)1首家P|CB樣板打板 介紹應(yīng)用時(shí)，以實(shí)用為主，特別介紹一些家電產(chǎn)品和娛樂(lè)產(chǎn)品中的數(shù)字電路。這樣可使剛?cè)腴T的電子愛好者盡快
2013-09-05 11:12:39
什么是數(shù)字電路和模擬電路？數(shù)字電路和模擬電路有什么區(qū)別？
2021-03-11 07:21:36
數(shù)字電路和模擬電路有何聯(lián)系和區(qū)別開胃菜：打開知乎，輸入“數(shù)字集成電路與模擬集成電路錢錦如何”，較大篇幅你看到的是“現(xiàn)在搞數(shù)電的比模電賺錢，搞軟件的比硬件的?！薄Ｕ^隔行如隔山，軟件與硬件，先不談
2021-07-23 08:48:42
兩種類型，這里又以CMOS集成數(shù)字電路為主，因它功耗低、工作電壓范圍寬、扇出能力強(qiáng)和售價(jià)低等，很適合電子愛好者選用。 介紹應(yīng)用時(shí)，以實(shí)用為主，特別介紹一些家電產(chǎn)品和娛樂(lè)產(chǎn)品中的數(shù)字電路。這樣可使
2018-08-28 15:36:27
`求解答。我不想做伸手party。只想弄清楚這個(gè)怎么弄？剛學(xué)數(shù)字電路。望解答`
2017-02-21 22:07:54
的，亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。03 亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后，寄存器 Q 端輸出在穩(wěn)定下來(lái)之前可能是毛刺、振蕩、固定的某一電壓值。在信號(hào)傳輸中產(chǎn)生亞穩(wěn)態(tài)
2020-10-22 11:42:16
電路的亞穩(wěn)態(tài)在復(fù)位電路中，由于復(fù)位信號(hào)是異步的，因此，有些設(shè)計(jì)采用同步復(fù)位電路進(jìn)行復(fù)位，并且絕大多數(shù)資料對(duì)于同步復(fù)位電路都認(rèn)為不會(huì)發(fā)生亞穩(wěn)態(tài)，其實(shí)不然，同步電路也會(huì)發(fā)生亞穩(wěn)態(tài)，只是幾率小于異步復(fù)位電路
2012-04-25 15:29:59
在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。1.3亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后，寄存器Q端輸出在穩(wěn)定下來(lái)之前可能是毛刺、振蕩、固定的某一電壓值。在信號(hào)傳輸中產(chǎn)生亞穩(wěn)態(tài)就會(huì)導(dǎo)致與其相連其他數(shù)字
2012-01-11 11:49:18
說(shuō)起亞穩(wěn)態(tài)，首先我們先來(lái)了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號(hào)在無(wú)關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2019-09-11 11:52:32
指標(biāo)都是有余量的。輕微的違反tSU或者tH并不會(huì)發(fā)生亞穩(wěn)態(tài)，只是導(dǎo)致觸發(fā)器的tCO超出器件的規(guī)范(spec)。只有當(dāng)數(shù)據(jù)的跳變出現(xiàn)在亞穩(wěn)態(tài)捕捉窗口W (見圖2中的W，fs級(jí)別的時(shí)間窗口)，才會(huì)發(fā)生亞穩(wěn)態(tài)
2012-12-04 13:51:18
實(shí)戰(zhàn)應(yīng)用，這種快樂(lè)試試你就會(huì)懂的。話不多說(shuō)，上貨。 數(shù)字電路中的組合邏輯 根據(jù)邏輯功能的不同特點(diǎn)，可以將數(shù)字電路分為兩大類，一類稱為組合邏輯電路（簡(jiǎn)稱組合電路），另一類稱為時(shí)序邏輯電路（簡(jiǎn)稱
2023-02-21 15:35:38
步信號(hào)進(jìn)入到 FPGA 或多個(gè)彼此異步的時(shí)鐘域時(shí)，我們就需要仔細(xì)考慮設(shè)計(jì)，以確保我們不會(huì)違反建立和保持時(shí)間并導(dǎo)致亞穩(wěn)態(tài)。當(dāng)然，無(wú)論哪種情況，我們都無(wú)法阻止亞穩(wěn)態(tài)事件的發(fā)生，但我們可以確保我們的設(shè)計(jì)不會(huì)
2023-11-03 10:36:15
中找到任何最小數(shù)量的寄存器的建議。我需要有關(guān)同步器鏈長(zhǎng)度的任何建議或任何文檔，以便針對(duì)Virtex-5器件提供更好的亞穩(wěn)態(tài)保護(hù)。我還需要Virtex-6的類似信息。很抱歉，如果這不是此主題的正確論壇。提前致謝，阿姆魯
2020-06-12 09:27:03
ZYNQ AXI RRESP ERR。發(fā)生RRESP時(shí)會(huì)發(fā)生什么？如何獨(dú)立檢測(cè)這個(gè)錯(cuò)誤？現(xiàn)在，當(dāng)rresp發(fā)生錯(cuò)誤時(shí)，axi讀取函數(shù)xil_in32只是失速？有任何超時(shí)或不同的方式來(lái)閱讀這個(gè)錯(cuò)誤。
2020-05-18 06:29:17
本帖最后由 gk320830 于 2015-3-9 22:00 編輯
數(shù)字電路常見問(wèn)答1、什么是同步邏輯和異步邏輯,同步電路和異步電路的區(qū)別是什么？同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯
2009-05-26 17:34:26
要求的，進(jìn)而出現(xiàn)亞穩(wěn)態(tài)。但是有人認(rèn)為, “cnt”的值原來(lái)是零，“clr_cnt”只是把”cnt”的值清零, 這樣來(lái)說(shuō)觸發(fā)器“cnt”的輸入根本沒(méi)有發(fā)生過(guò)變化，怎么可能有亞穩(wěn)態(tài)事件? 而且故障出現(xiàn)的概率
2012-12-04 13:55:50
labview在數(shù)字電路課程中的應(yīng)用
2012-05-06 11:22:54
的亞穩(wěn)態(tài)事件，結(jié)合實(shí)例講解，語(yǔ)言通俗易懂，由淺入深，特別舉了多個(gè)實(shí)例以及解決方案，非常具有針對(duì)性，讓人受益匪淺，非常適合對(duì)亞穩(wěn)態(tài)方面掌握不好的中國(guó)工程師和中國(guó)的學(xué)生朋友，是關(guān)于亞穩(wěn)態(tài)方面不可多得的好資料，強(qiáng)烈推薦哦?。?！[hide] [/hide]`
2012-03-05 14:11:41
的邏輯功能的測(cè)試稱為功能測(cè)試或靜態(tài)測(cè)試；對(duì)電氣特性或時(shí)間特性的測(cè)試稱為動(dòng)態(tài)測(cè)試；如果測(cè)試的目的不僅是為了檢查電路是否有故障，而且還要確定發(fā)生故障的部位，則稱這種測(cè)試為故障定位。3.數(shù)字電路測(cè)試技術(shù)中必備
2009-04-06 23:45:00
什么是數(shù)字電路？AND電路的工作方式反向輸出的NOT電路
2021-03-17 06:51:27
數(shù)字邏輯電路分類數(shù)字電路的特點(diǎn)數(shù)字電路的應(yīng)用
2021-04-06 09:08:57
主要發(fā)生在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。
3、亞穩(wěn)態(tài)危害
由于產(chǎn)生亞穩(wěn)態(tài)后，寄存器Q端輸出在穩(wěn)定下來(lái)之前可能是毛刺、振蕩、固定的某一電壓值。在信號(hào)傳輸中產(chǎn)生亞穩(wěn)態(tài)就會(huì)導(dǎo)致與其
2023-04-27 17:31:36
的時(shí)鐘域時(shí)，我們就需要仔細(xì)考慮設(shè)計(jì)，以確保我們不會(huì)違反建立和保持時(shí)間并導(dǎo)致亞穩(wěn)態(tài)。當(dāng)然，無(wú)論哪種情況，我們都無(wú)法阻止亞穩(wěn)態(tài)事件的發(fā)生，但我們可以確保我們的設(shè)計(jì)不會(huì)因?yàn)?b class="flag-6" style="color: red">亞穩(wěn)態(tài)事件的發(fā)生而出現(xiàn)不正確的數(shù)據(jù)
2022-10-18 14:29:13
本帖最后由 電子元器件網(wǎng) 于 2016-4-26 11:58 編輯
判斷數(shù)字電路中晶振和復(fù)位電壓的經(jīng)驗(yàn)！1.測(cè)晶振時(shí)鐘：用數(shù)字萬(wàn)用表測(cè)晶振兩端的電壓，如果兩端電壓為電源電壓一半或其中一端低于
2016-04-20 18:13:04
問(wèn)題的，不過(guò)還是有一些方法可降低系統(tǒng)出現(xiàn)亞穩(wěn)態(tài)問(wèn)題的幾率。先來(lái)深入研究一下引起亞穩(wěn)態(tài)的原因，再談?wù)動(dòng)媚男┓椒右詰?yīng)對(duì)。什么是亞穩(wěn)態(tài) 在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號(hào)時(shí)序
2010-12-29 15:17:55
的變化，即不滿足建立和保持時(shí)間。那么寄存器的輸出端就會(huì)輸出一個(gè)既不是高電平也是低電平的一個(gè)電平。在數(shù)字電路中，高電平和低電平是兩個(gè)穩(wěn)定的電平值，能夠一直維持不變化。如果不滿足建立或者保持時(shí)間的話，輸出
2023-02-28 16:38:14
異步元件，亞穩(wěn)態(tài)就是無(wú)法避免的，亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、跨時(shí)鐘域信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。03 亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后，寄存器 Q 端輸出在穩(wěn)定下來(lái)之前可能是毛刺、振蕩、固定的某一
2020-10-19 10:03:17
`前兩天，愛好蹂躪iPhone的土豪創(chuàng)客James Hobson突發(fā)奇想，想看看大電流通過(guò)iPhone時(shí)會(huì)發(fā)生什么，會(huì)嘣地一聲爆炸嗎？為了完成這一實(shí)驗(yàn)，James和他的朋友首先需要改裝出一個(gè)能在
2016-01-13 17:24:10
高速數(shù)字信號(hào)的阻抗匹配有什么作用？傳輸線長(zhǎng)度對(duì)高速數(shù)字電路的設(shè)計(jì)有什么影響？如何對(duì)高速數(shù)字電路進(jìn)行仿真測(cè)試？
2021-04-21 06:00:00
數(shù)字電路是實(shí)現(xiàn)一定邏輯功能的電路，稱為邏輯電路，又稱為開關(guān)電路。這種電路中的晶體管一般都工作在開關(guān)狀態(tài)。數(shù)字電路可以由分立元件構(gòu)成(如反相器、自激多諧振蕩器等)，但現(xiàn)在絕大多數(shù)是由集成電路構(gòu)成(如與門電路
2021-02-25 07:58:41
在數(shù)字電路設(shè)計(jì)中，當(dāng)需要將一輸入的窄脈沖信號(hào)展寬成具有一定寬度和精度的寬脈沖信號(hào)時(shí)，往往很快就想到利用54HC123或54HC4538等單穩(wěn)態(tài)集成電路。
2019-11-05 06:07:18
當(dāng)負(fù)電壓驅(qū)動(dòng)PSoC的輸入引腳時(shí)會(huì)發(fā)生什么？?jī)?nèi)部晶體管是否會(huì)導(dǎo)致故障或在某個(gè)地方發(fā)生故障？也有任何方法，其中我ACN產(chǎn)生一個(gè)VE電壓使用PSoC？ 以上來(lái)自于百度翻譯 以下為原文What
2019-05-15 10:06:48
時(shí)鐘簡(jiǎn)介時(shí)序在數(shù)字電路中的作用，就像通信中用到的載波，載波并不起眼，但是很重要。時(shí)鐘也一樣，現(xiàn)象上只是某種頻率波峰波谷跳動(dòng)，一成不變。但是有了它，就像人類的歷史有了時(shí)間軸一樣，什么時(shí)候該干什么事才有
2021-08-02 06:38:21
時(shí)鐘簡(jiǎn)介時(shí)序在數(shù)字電路中的作用，就像通信中用到的載波，載波并不起眼，但是很重要。時(shí)鐘也一樣，現(xiàn)象上只是某種頻率波峰波谷跳動(dòng)，一成不變。但是有了它，就像人類的歷史有了時(shí)間軸一樣，什么時(shí)候該干什么事才有
2021-08-12 07:16:05
時(shí)鐘簡(jiǎn)介時(shí)序在數(shù)字電路中的作用，就像通信中用到的載波，載波并不起眼，但是很重要。時(shí)鐘也一樣，現(xiàn)象上只是某種頻率波峰波谷跳動(dòng)，一成不變。但是有了它，就像人類的歷史有了時(shí)間軸一樣，什么時(shí)候該干什么事才有了可能。程序中發(fā)生的事件，能夠按照自己的意愿發(fā)生。...
2021-08-12 07:17:58
而產(chǎn)生誤差。并不只是在數(shù)字電路中才會(huì)發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因?yàn)?b class="flag-6" style="color: red">數(shù)字電路中存在較大的瞬時(shí)開關(guān)電流。 為消除電磁干擾源的潛在噪聲，最好將“安靜”的模擬線路和噪聲I/O端口分開。要
2019-09-25 10:00:00
模擬電路與數(shù)字電路的定義及特點(diǎn)模擬電路與數(shù)字電路之間的區(qū)別模擬電路和數(shù)字電路之間的聯(lián)系如何實(shí)現(xiàn)模擬和數(shù)字電路的功能
2021-03-11 06:58:41
的電流。如果在第一條走線上的電壓變化足夠大，干擾可能會(huì)降低數(shù)字電路的電壓容限而產(chǎn)生誤差。并不只是在數(shù)字電路中才會(huì)發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因?yàn)?b class="flag-6" style="color: red">數(shù)字電路中存在較大的瞬時(shí)開關(guān)電流。 為消除
2018-09-26 17:08:36
。如果在第一條走線上的電壓變化足夠大，干擾可能會(huì)降低數(shù)字電路的電壓容限而產(chǎn)生誤差。并不只是在數(shù)字電路中才會(huì)發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因?yàn)?b class="flag-6" style="color: red">數(shù)字電路中存在較大的瞬時(shí)開關(guān)電流。為消除電磁
2016-11-08 16:42:09
的電流。如果在第一條走線上的電壓變化足夠大，干擾可能會(huì)降低數(shù)字電路的電壓容限而產(chǎn)生誤差。并不只是在數(shù)字電路中才會(huì)發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因?yàn)?b class="flag-6" style="color: red">數(shù)字電路中存在較大的瞬時(shí)開關(guān)電流。 為
2018-09-18 15:45:57
亞穩(wěn)態(tài)現(xiàn)象發(fā)生的概率（只能降低，不能消除），這在FPGA設(shè)計(jì)（尤其是大工程中）是非常重要的。亞穩(wěn)態(tài)的產(chǎn)生：所有的器件都定義了一個(gè)信號(hào)時(shí)序要求，只有滿足了這個(gè)要求，才能夠正常的在輸入端獲取數(shù)據(jù)，在輸出端
2018-08-01 09:50:52
高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念高速數(shù)字電路設(shè)計(jì)的基本要求是什么
2021-04-27 06:19:05
數(shù)字電路及其應(yīng)用
編者的話 當(dāng)今時(shí)代，數(shù)字電路已廣泛地應(yīng)用于各個(gè)領(lǐng)域。本報(bào)將在“電路與制作”欄里，刊登系列文章介紹數(shù)字電路的基本知識(shí)和應(yīng)用實(shí)例。
2009-04-07 09:38:373341 數(shù)字電路圖
圖 數(shù)字電路圖
監(jiān)控單元本機(jī)監(jiān)控的實(shí)現(xiàn)比較簡(jiǎn)單
2009-07-17 10:41:571453 
數(shù)字電路設(shè)計(jì)
關(guān)于高速數(shù)字電路的電氣特性，設(shè)計(jì)重點(diǎn)大略可分為三項(xiàng):
正時(shí)(Timing) :由于數(shù)字電路大
2009-08-26 19:08:062665 圖3.27所示的是一個(gè)觀察D觸發(fā)器亞穩(wěn)態(tài)的電路圖。使用這個(gè)電路至少需要一個(gè)雙通道示波器。
2010-06-08 14:31:271088 
什么是亞穩(wěn)態(tài)
在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號(hào)時(shí)序以使器件正確
2010-11-29 09:18:342973 
在本文的第一章對(duì)跨時(shí)鐘域下的同步問(wèn)題和亞穩(wěn)態(tài)問(wèn)題做了概述。 在第二章中對(duì)時(shí)鐘同步需要考慮的基本問(wèn)題做了介紹。 在第三章中仔細(xì)分析了現(xiàn)在常用的幾種同步方法。包括使用G
2011-09-06 15:24:12
42 本文分析了異步電路中亞穩(wěn)態(tài)產(chǎn)生的原因和危害, 比較了幾種常用的降低亞穩(wěn)態(tài)發(fā)生概率的設(shè)計(jì)方法, 針對(duì)這些方法不能徹底消除亞穩(wěn)態(tài)的不足, 設(shè)計(jì)了一種消除亞穩(wěn)態(tài)的外部邏輯控制器
2011-10-01 01:56:0255 單穩(wěn)態(tài)電路，數(shù)字電路重要的概念，快啦學(xué)習(xí)吧
2016-01-12 18:30:480 關(guān)于電路的數(shù)字報(bào)告，能夠解決數(shù)字電路的實(shí)驗(yàn)問(wèn)題。
2016-05-16 11:56:081 數(shù)字電路--觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器
2016-12-20 17:32:400 數(shù)字電路7大基礎(chǔ)實(shí)驗(yàn)
2016-12-20 17:20:060 基于FPGA的亞穩(wěn)態(tài)參數(shù)測(cè)量方法_田毅
2017-01-07 21:28:580 在進(jìn)行FPGA設(shè)計(jì)時(shí)，往往只關(guān)心“0”和“1”兩種狀態(tài)。然而在工程實(shí)踐中，除了“0”、“1”外還有其他狀態(tài)，亞穩(wěn)態(tài)就是其中之一。亞穩(wěn)態(tài)是指觸發(fā)器或鎖存器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)[1]。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。
2019-10-06 09:42:00908 
亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平.
2017-12-02 10:40:1242902 
通常情況下（已知復(fù)位信號(hào)與時(shí)鐘的關(guān)系），最大的缺點(diǎn)在于異步復(fù)位導(dǎo)致設(shè)計(jì)變成了異步時(shí)序電路，如果復(fù)位信號(hào)出現(xiàn)毛刺，將會(huì)導(dǎo)致觸發(fā)器的誤動(dòng)作，影響設(shè)計(jì)的穩(wěn)定性。同時(shí)，如果復(fù)位信號(hào)與時(shí)鐘關(guān)系不確定，將會(huì)導(dǎo)致 亞穩(wěn)態(tài) 情況的出現(xiàn)。
2018-03-15 16:12:003330 
大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來(lái)聊一聊FPGA學(xué)習(xí)中，亞穩(wěn)態(tài)現(xiàn)象。 說(shuō)起亞穩(wěn)態(tài)，首先我們先來(lái)了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號(hào)在無(wú)關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種
2018-06-22 14:49:493222 
亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。
2018-09-22 08:25:008718 
量子計(jì)算機(jī)何時(shí)會(huì)發(fā)展成熟，并具有實(shí)用商業(yè)價(jià)值？最近，國(guó)外的一些研究指出，答案并不樂(lè)觀。這給當(dāng)前許多炒作量子計(jì)算的宣傳潑了冷水。
2018-12-27 17:51:5516422 模擬電路與數(shù)字電路的關(guān)系，有說(shuō)所有電路都是模擬電路，數(shù)字電路只是模擬電路的一部分的;有說(shuō)模擬電路和數(shù)字電路各成系統(tǒng)，井水不犯河水的;有說(shuō)線性的就是模擬電路，非線性的就是數(shù)字電路，不一而足。
2019-07-03 17:35:509233 硅可以通過(guò)硅的高壓金屬相-Sn 結(jié)構(gòu)的Si-II在卸壓過(guò)程中發(fā)生相變而獲得，其轉(zhuǎn)變機(jī)理和相變路徑受溫度、壓強(qiáng)、加載速率、剪切應(yīng)力、樣品尺寸等多種因素影響。然而，這些熱力學(xué)物理因素是如何耦合在一起影響到亞穩(wěn)態(tài)硅的合成的
2020-10-17 10:25:263001 亞穩(wěn)態(tài)概述 01亞穩(wěn)態(tài)發(fā)生原因 在 FPGA 系統(tǒng)中，如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的 Tsu 和 Th 不滿足，或者復(fù)位過(guò)程中復(fù)位信號(hào)的釋放相對(duì)于有效時(shí)鐘沿的恢復(fù)時(shí)間（recovery time
2020-10-25 09:50:532196 
在同步系統(tǒng)中，如果觸發(fā)器的setup time / hold time不滿足，就可能產(chǎn)生亞穩(wěn)態(tài)，此時(shí)觸發(fā)器輸出端Q在有效時(shí)鐘沿之后比較長(zhǎng)的一段時(shí)間處于不確定的狀態(tài)，在這段時(shí)間里Q端毛刺、振蕩、固定的某一電壓值，而不是等于數(shù)據(jù)輸入端D的值。
2021-03-09 10:49:231321 
電子發(fā)燒友網(wǎng)為你提供什么是亞穩(wěn)態(tài)資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-16 08:43:0724 發(fā)生變化，則可能產(chǎn)生亞穩(wěn)態(tài)，如果在時(shí)鐘上升沿也就是D觸發(fā)器采樣期間，輸入點(diǎn)評(píng)判斷為1則輸出為1，如果是0則輸出為0，另外一種情況就是在時(shí)鐘上升沿時(shí)，D在發(fā)生變化，在中間思考跳轉(zhuǎn)很久，但不知道Dinput跳到0還是1（此狀態(tài)出現(xiàn)概率非常低，但會(huì)出現(xiàn)）到下一個(gè)
2021-06-18 15:28:222683 亞穩(wěn)態(tài)的概念 亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)引時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器
2021-07-23 11:03:113928 
什么問(wèn)題。 亞穩(wěn)態(tài) 我們都知道數(shù)字電路中有兩個(gè)最重要的概念，建立時(shí)間和保持時(shí)間。通過(guò)滿足建立時(shí)間和保持時(shí)間，我們可以確保信號(hào)被正確的采樣，即1采到便是1，0采到便是0。但是如果不滿足建立時(shí)間和保持時(shí)間，采到的信號(hào)會(huì)進(jìn)入一個(gè)不穩(wěn)定的狀態(tài)，無(wú)法確定是1還是0，我們稱之
2021-08-25 11:46:252088 可能很多FPGA初學(xué)者在剛開始學(xué)習(xí)FPGA設(shè)計(jì)的時(shí)候(當(dāng)然也包括我自己)，經(jīng)常聽到類似于”這個(gè)信號(hào)需要打一拍、打兩拍(寄存)，以防止亞穩(wěn)態(tài)問(wèn)題的產(chǎn)生“這種話，但是對(duì)這個(gè)打拍和亞穩(wěn)態(tài)問(wèn)題還是一知半解，接下來(lái)結(jié)合一些資料談下自己的理解。
2022-02-26 18:43:046004 
數(shù)字電路設(shè)計(jì)是數(shù)字電路最為關(guān)鍵及重要的一步，今天我們將從各個(gè)流程為大家介紹完整的數(shù)字電路設(shè)計(jì)!
2022-07-10 17:14:166046 亞穩(wěn)態(tài)問(wèn)題是數(shù)字電路中很重要的問(wèn)題，因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界，所以亞穩(wěn)態(tài)是無(wú)法避免的，并且亞穩(wěn)態(tài)應(yīng)該也是面試常考的考點(diǎn)。
2022-09-07 14:28:007116 亞穩(wěn)態(tài)是我們?cè)谠O(shè)計(jì)經(jīng)常遇到的問(wèn)題。這個(gè)錯(cuò)誤我在很多設(shè)計(jì)中都看到過(guò)。有人可能覺(jué)得不以為然，其實(shí)你現(xiàn)在沒(méi)有遇到問(wèn)題只能說(shuō)明。
2022-10-10 09:30:10596 即使 “打兩拍”能阻止“亞穩(wěn)態(tài)的傳遞”，但亞穩(wěn)態(tài)導(dǎo)致后續(xù)FF sample到的值依然不一定是符合預(yù)期的值，那 “錯(cuò)誤的值” 難道不依然會(huì)向后傳遞，從而造成錯(cuò)誤的后果嗎？
2022-10-19 14:14:38602 我們都知道數(shù)字電路中有兩個(gè)最重要的概念，建立時(shí)間和保持時(shí)間。通過(guò)滿足建立時(shí)間和保持時(shí)間，我們可以確保信號(hào)被正確的采樣，即1采到便是1，0采到便是0。但是如果不滿足建立時(shí)間和保持時(shí)間，采到的信號(hào)會(huì)進(jìn)入
2022-12-12 14:27:52652 視頻無(wú)處不在：當(dāng)投影儀變得非常便宜時(shí)會(huì)發(fā)生什么？
2023-01-04 11:17:25380 本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中，D觸發(fā)器是最常用的器件，也可以說(shuō)是時(shí)序邏輯的核心，本文根據(jù)個(gè)人的思考?xì)v程結(jié)合相關(guān)書籍內(nèi)容和網(wǎng)上文章，聊一聊D觸發(fā)器與亞穩(wěn)態(tài)的那些事。
2023-05-12 16:37:311345 
亞穩(wěn)態(tài)在電路設(shè)計(jì)中是常見的屬性現(xiàn)象，是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài)，雖然不是平衡狀態(tài)，但可在短時(shí)間內(nèi)保持相對(duì)穩(wěn)定的狀態(tài)。對(duì)工程師來(lái)說(shuō)，亞穩(wěn)態(tài)的存在可以帶來(lái)獨(dú)特的性質(zhì)和應(yīng)用，如非晶態(tài)材料、晶體缺陷
2023-05-18 11:03:222583 本文主要介紹了亞穩(wěn)態(tài)的分析與處理。
2023-06-21 14:38:432073 
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中，D觸發(fā)器是最常用的器件，也可以說(shuō)是時(shí)序邏輯的核心，本文根據(jù)個(gè)人的思考?xì)v程結(jié)合相關(guān)書籍內(nèi)容和網(wǎng)上文章，聊一聊D觸發(fā)器與亞穩(wěn)態(tài)的那些事。
2023-07-25 10:45:39556 
隨著蘋果秋季發(fā)布會(huì)的臨近，重頭戲依舊是在iPhone上，那么本次的iPhone 15何時(shí)會(huì)發(fā)布？又會(huì)帶來(lái)哪些改變與升級(jí)呢？
2023-09-05 15:20:44781 亞穩(wěn)態(tài)（Metastability）是由于輸入信號(hào)違反了觸發(fā)器的建立時(shí)間（Setup time）或保持時(shí)間（Hold time）而產(chǎn)生的。建立時(shí)間是指在時(shí)鐘上升沿到來(lái)前的一段時(shí)間，數(shù)據(jù)信號(hào)就要
2023-09-19 09:27:49360 
說(shuō)起亞穩(wěn)態(tài)，首先我們先來(lái)了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象：信號(hào)在無(wú)關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
2023-09-19 15:18:051050 
是什么引起了反射？為什么信號(hào)遇到阻抗突變時(shí)會(huì)發(fā)生反射？ 標(biāo)題：反射現(xiàn)象的成因與阻抗突變導(dǎo)致信號(hào)反射的原理 引言： 反射現(xiàn)象是波動(dòng)傳播中一種常見的現(xiàn)象，不僅在光學(xué)、聲學(xué)等物理領(lǐng)域中存在，而且在電磁波
2023-11-07 09:56:38826 復(fù)位信號(hào)存在亞穩(wěn)態(tài)，有危險(xiǎn)嗎？ 復(fù)位信號(hào)在電子設(shè)備中起著重要的作用，它用于使設(shè)備回到初始狀態(tài)，以確保設(shè)備的正常運(yùn)行。然而，我們有時(shí)會(huì)發(fā)現(xiàn)復(fù)位信號(hào)存在亞穩(wěn)態(tài)，這意味著信號(hào)在一定時(shí)間內(nèi)未能完全復(fù)位
2024-01-16 16:25:56113 原理 兩級(jí)觸發(fā)器同步是一種數(shù)字電路設(shè)計(jì)技術(shù)，用于確保數(shù)據(jù)在傳輸過(guò)程中的可靠性。它通過(guò)兩級(jí)觸發(fā)器的級(jí)聯(lián)來(lái)實(shí)現(xiàn)同步傳輸，可以有效地減少數(shù)據(jù)傳輸中的噪聲、時(shí)鐘抖動(dòng)等因素對(duì)數(shù)據(jù)的干擾和誤差。 在兩級(jí)觸發(fā)器同步中，兩個(gè)觸發(fā)器都由同一
2024-01-16 16:29:38252
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論