全球EDA行業(yè)發(fā)展歷程 主流EDA廠商有哪些？

EDA軟件作為集成電路領(lǐng)域的基礎(chǔ)工具，全面貫穿集成電路設(shè)計、制造、封測等環(huán)節(jié)。芯片作為集成電路的載體，其設(shè)計與制造是細(xì)微而宏大的工程。對于芯片的設(shè)計與制造，EDA軟件可謂舉足輕重。本文全面系統(tǒng)地盤點了各類支撐芯片設(shè)計及制造各個環(huán)節(jié)的EDA軟件和國內(nèi)外主流廠商，敬請批評指正！ ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ?

01

?

EDA技術(shù)簡述

EDA（Electronic Design Automation，電子設(shè)計自動化）是指用于輔助完成大規(guī)模集成電路芯片的功能設(shè)計、綜合、驗證、制造、封裝、測試整個流程的計算機軟件工具集群。 EDA是工業(yè)軟件行業(yè)中的一個細(xì)分行業(yè)。近期e-works隆重發(fā)布的《工業(yè)軟件與服務(wù)選型指南（第二版）》中提到，工業(yè)軟件是用于支撐工業(yè)企業(yè)產(chǎn)品研發(fā)、工藝規(guī)劃、制造、營銷、采購、運營和服務(wù)等核心業(yè)務(wù)的一系列工具類和管理類軟件的統(tǒng)稱，可分為研發(fā)數(shù)字化軟件、管理數(shù)字化軟件、工控軟件和工業(yè)基礎(chǔ)軟件四大類。其中EDA與CAD、CAE、CAM、PLM等軟件都?xì)w屬于工業(yè)軟件的研發(fā)數(shù)字化軟件類別。

狹義的EDA一般指芯片設(shè)計環(huán)節(jié)所需的軟件工具；廣義的EDA則包括從芯片設(shè)計、制造到封裝測試各環(huán)節(jié)所需的軟件工具。其涵蓋了電子設(shè)計、仿真、驗證、制造全過程的所有技術(shù)，例如：系統(tǒng)設(shè)計與仿真，電路設(shè)計與仿真，PCB（印制電路板）設(shè)計與校驗，IC版圖設(shè)計、驗證和測試，數(shù)字邏輯電路設(shè)計，模擬電路設(shè)計，數(shù)?；旌显O(shè)計，SoC（芯片上系統(tǒng)）設(shè)計，PLD（可編程邏輯器件）設(shè)計，ASIC（專用集成電路）設(shè)計技術(shù)等。 一般意義上來說，從納米級的器件晶體管，到集成電路、顯卡、收音機、家用電器、手機電腦、車載電子系統(tǒng)，與電子設(shè)備和裝備相關(guān)的設(shè)計、仿真、驗證等步驟，都和EDA息息相關(guān)。

綜上，本文將電路設(shè)計與仿真軟件、芯片設(shè)計與制造軟件、PCB設(shè)計軟件都?xì)w為EDA軟件的范疇。 隨著大規(guī)模集成電路技術(shù)、計算機技術(shù)和電子系統(tǒng)設(shè)計技術(shù)的不斷進(jìn)步，EDA技術(shù)也獲得了飛速發(fā)展，應(yīng)用領(lǐng)域也變得越來越廣泛。其發(fā)展過程是現(xiàn)代電子設(shè)計技術(shù)的重要歷史進(jìn)程，主要包括以下幾個階段：

圖1 全球EDA行業(yè)發(fā)展歷程

（資料來源：前瞻產(chǎn)業(yè)研究院）

02

?

主流EDA廠商巡禮

EDA軟件行業(yè)流傳著這么一句話：“誰掌握了EDA的話語權(quán)，誰就掌握了集成電路的命門，就可以對芯片行業(yè)的后來者降維打擊?！?/p>

（一）國際主流EDA廠商

眾所周知，全球EDA市場寡頭壟斷，集中度較高。新思科技Synopsys、楷登電子Cadence、西門子EDA和ANSYS被稱為EDA軟件的“四大金剛”。公開資料顯示，其在全球EDA市場的占比接近80%?！八拇蠼饎偂钡膲艛嘀畡?，或是源于其能提供完整的EDA工具，覆蓋從前端設(shè)計、后端設(shè)計、仿真/驗證直到流片的整套產(chǎn)品，形成設(shè)計的閉環(huán)；或是在擅長的領(lǐng)域苦心經(jīng)營，在芯片設(shè)計與制造流程的不同環(huán)節(jié)形成獨特優(yōu)勢，發(fā)揮著關(guān)鍵作用。此外，國際上還有Silvaco、Keysight、Altium、Zuken等EDA廠商，在各自擅長的領(lǐng)域不斷深耕。

Synopsys：擁有最全面的產(chǎn)品線，為全球電子市場提供技術(shù)先進(jìn)的芯片設(shè)計與驗證平臺。其優(yōu)勢產(chǎn)品在于數(shù)字芯片設(shè)計、邏輯、綜合等相關(guān)工具，如公司的邏輯綜合工具Design Compiler、靜態(tài)時序分析工具Prime Time、物理驗證工具IC Validator等。 ?

? Cadence：由SDA Systems和ECAD兩家公司合并而來，產(chǎn)品涵蓋了電子設(shè)計的整個流程，包括系統(tǒng)級設(shè)計、功能驗證、集成電路綜合及布局布線、物理驗證、模擬混合信號及射頻集成電路設(shè)計、全定制集成電路設(shè)計、硬件仿真建模等。其優(yōu)勢產(chǎn)品在于模擬芯片設(shè)計相關(guān)工具。

西門子EDA：前身為Mentor Graphics，2016年被西門子收購后，2021年正式更名為西門子EDA。其能提供完整的軟件和硬件設(shè)計解決方案，在后端布局布線領(lǐng)域較有優(yōu)勢。在PCB設(shè)計環(huán)節(jié)也有優(yōu)勢，如PowerPCB、Expedition PCB等產(chǎn)品在PCB設(shè)計領(lǐng)域都占有一席之地。 Ansys：2008年4月，已在機械制造仿真領(lǐng)域確立了王者地位的Ansys，以5.4億美元的價格，收購了EDA廠商Ansoft（Ansoft在電路板的高頻仿真領(lǐng)域，建立了自己獨特的優(yōu)勢）。此次收購后，Ansys具備了系統(tǒng)級和封裝級的仿真軟件，主要專注在芯片的簽核和仿真領(lǐng)域。其RedHawk軟件在半導(dǎo)體的功耗設(shè)計優(yōu)化及芯片供電領(lǐng)域具有舉足輕重的位置。

Silvaco：其產(chǎn)品用于TCAD工藝和器件仿真、Spice參數(shù)提取、電路仿真、全定制IC設(shè)計/驗證等，專注于模擬/混合信號芯片設(shè)計領(lǐng)域。Silvaco將最優(yōu)產(chǎn)品與經(jīng)驗豐富的技術(shù)支持和工程服務(wù)結(jié)合在一起，提供一套完備的模擬半導(dǎo)體工藝、器件和自動化設(shè)計方案，用于CMOS、雙極、SiGe和復(fù)合材料技術(shù)等。其研發(fā)的器件建模工具Victory TCAD處于業(yè)界領(lǐng)導(dǎo)地位。

Keysight：是德科技是全球電子測試測量行業(yè)龍頭，專注于電子和光信號的測試測量，是通信產(chǎn)品設(shè)計領(lǐng)域領(lǐng)先的EDA廠商。其EDA工具套件可與器件建模、電路設(shè)計、電磁仿真、版圖功能和系統(tǒng)級建模等工具無縫集成。

Altium：致力于開發(fā)基于PC的軟件，為印刷電路板（PCB）提供輔助設(shè)計。公司所推出的第一套DOS版本PCB設(shè)計工具被澳大利亞電子行業(yè)廣泛接受。隨著PCB設(shè)計包的成功，Altium開始擴大產(chǎn)品范圍，所生產(chǎn)的產(chǎn)品包括原理圖輸入、PCB自動布線以及自動PCB元件布局軟件。其電路原理圖設(shè)計工具Protel是目前EDA行業(yè)中操作快捷的輔助工具。

Zuken：是專門從事PCB/MCM/Hybrid和IC封裝設(shè)計軟件開發(fā)、銷售和提供支持服務(wù)的EDA廠商，專注于PCB、線束和芯片封裝等領(lǐng)域。

圖2 全球EDA主流廠商的營業(yè)額

（來源：CIMdata）

（二）國內(nèi)EDA廠商

隨著5G、人工智能、自動駕駛等新興技術(shù)的產(chǎn)業(yè)化加速，芯片需求量隨之激增，在中國半導(dǎo)體市場蓬勃發(fā)展下，國內(nèi)EDA的需求增長更加迅猛。在國外幾乎壟斷的大環(huán)境下，近年來國內(nèi)誕生了一大批自主EDA廠商。與此同時，國產(chǎn)EDA也成為資本市場關(guān)注的焦點，以華大九天、概倫電子、廣立微等為代表的國內(nèi)EDA廠商們已成功上市。國家戰(zhàn)略層面的重視，地方扶持政策的相繼落地，資本市場的追捧，讓大家深刻地認(rèn)識到了國產(chǎn)EDA的價值。 華大九天：可提供模擬/數(shù)?；旌闲酒O(shè)計全流程解決方案、數(shù)字SoC芯片設(shè)計與優(yōu)化解決方案、晶圓制造專用EDA工具和平板顯示設(shè)計全流程解決方案。其產(chǎn)品具體包括原理圖和版圖編輯工具Aether、電路仿真工具ALPS、物理驗證工具Argus、寄生參數(shù)提取工具RCExplore、單元庫特征化提取工具Liberal等。華大九天已于2022年7月29日在深交所上市，登陸創(chuàng)業(yè)板。

圖3 華大九天模擬電路設(shè)計EDA工具

（圖源：華大九天官網(wǎng)）

概倫電子：能夠提供高端半導(dǎo)體器件建模、大規(guī)模高精度集成電路仿真和優(yōu)化、低頻噪聲測試和一體化半導(dǎo)體參數(shù)測試解決方案，致力打造存儲器設(shè)計全流程EDA工具。其在集成電路制造和設(shè)計的器件建模和電路仿真兩大關(guān)鍵環(huán)節(jié)打造了關(guān)鍵工具，能夠支持7nm/5nm/3nm等先進(jìn)工藝節(jié)點。概倫電子于2021年11月28日在上交所科創(chuàng)板上市。

圖4 概倫電子電路設(shè)計平臺

（圖源：概倫電子官網(wǎng)）

廣立微：廣立微電子專注于芯片成品率提升和電性測試快速監(jiān)控技術(shù)，提供EDA軟件、電路IP、WAT電性測試設(shè)備以及與芯片成品率提升技術(shù)相結(jié)合的整套解決方案。其在集成電路設(shè)計到量產(chǎn)的整個產(chǎn)品周期內(nèi)實現(xiàn)芯片性能、成品率、穩(wěn)定性的提升。廣立微于2022年8月5日深交所創(chuàng)業(yè)板上市。

九同方：圍繞射頻集成電路設(shè)計全流程的主要環(huán)節(jié)，規(guī)劃了9 款EDA點工具，致力于研發(fā)完整的“射頻 EDA 系列軟件”。

芯和半導(dǎo)體：芯和半導(dǎo)體（前身為芯禾科技），專注EDA軟件、集成無源器件IPD和系統(tǒng)級封裝SiP微系統(tǒng)的研發(fā)。其EDA產(chǎn)品以仿真為主，集首創(chuàng)革命性的電磁場仿真器、人工智能與云計算等一系列前沿技術(shù)于一身，提供覆蓋芯片、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真EDA解決方案。

芯華章：芯華章提供全面覆蓋數(shù)字芯片驗證需求的五大產(chǎn)品線，包括：硬件仿真系統(tǒng)、FPGA原型驗證系統(tǒng)、智能驗證、形式驗證以及邏輯仿真。其產(chǎn)品突破了當(dāng)前國內(nèi)EDA無法支持?jǐn)?shù)字芯片驗證全流程的現(xiàn)狀，在實現(xiàn)多工具協(xié)同、降低EDA使用門檻的同時，提高芯片整體驗證效率。

行芯科技：行芯科技致力于從傳統(tǒng)工藝到先進(jìn)工藝，為IC設(shè)計企業(yè)提供領(lǐng)先的Signoff工具鏈和解決方案。2021年，行芯科技基于FinFET先進(jìn)工藝的全芯片參數(shù)提取解決方案GloryEX，成功通過三星先進(jìn)工藝的高標(biāo)準(zhǔn)認(rèn)證，是國內(nèi)唯一通過認(rèn)證的Signoff精度提取工具。

圖5 行芯科技寄生參數(shù)提取工具GloryEX

（圖源：行芯科技官網(wǎng)）

國微思爾芯：國微思爾芯是業(yè)內(nèi)領(lǐng)先的快速原型驗證及仿真系統(tǒng)的EDA工具研發(fā)、銷售及設(shè)計服務(wù)提供商。其聚焦于EDA領(lǐng)域數(shù)字芯片的前端驗證，為國內(nèi)外客戶提供原型驗證系統(tǒng)和驗證云服務(wù)等解決方案。 此外，國內(nèi)還涌現(xiàn)出許多優(yōu)秀的EDA廠商，例如嘉立創(chuàng)、宇微光學(xué)、望友科技、阿卡思微電子、若貝電子、超逸達(dá)科技、藍(lán)海微科技、珂晶達(dá)、鴻芯微納、英諾達(dá)、芯行紀(jì)、智芯仿真、合見工軟、立芯軟件、比昂芯、亞科鴻禹、法動科技、飛譜電子、全芯智造、芯愿景、圖元軟件、巨霖微電子、速石科技、銳成芯微、伴芯科技、凱鼎電子、深維科技、奇捷科技、創(chuàng)聯(lián)智軟、湯谷智能、復(fù)旦微電子、鴻之微、玖熠半導(dǎo)體、亞科鴻禹、睿晶聚源等，各廠商憑借著點工具的優(yōu)勢，正朝著局部解決方案、全流程解決方案方向發(fā)展。

03

?

主流EDA軟件工具梳理

EDA軟件技術(shù)的進(jìn)步和應(yīng)用一直以來是推動芯片設(shè)計成本保持在合理范圍的重要方式。EDA是芯片設(shè)計和制造流程的支撐，是芯片設(shè)計方法學(xué)的載體，也是連接設(shè)計和制造兩個環(huán)節(jié)的紐帶和橋梁。一個完整的芯片設(shè)計和制造流程主要包括工藝平臺開發(fā)、芯片設(shè)計和芯片制造三個階段。工藝平臺開發(fā)階段主要由晶圓廠主導(dǎo)完成，在其完成半導(dǎo)體器件和制造工藝的設(shè)計后，建立半導(dǎo)體器件的模型并通過PDK（Process Design Kit，工藝設(shè)計套件）或建立IP和標(biāo)準(zhǔn)單元庫等方式提供給芯片設(shè)計企業(yè)。芯片設(shè)計階段主要由芯片設(shè)計企業(yè)主導(dǎo)完成，其基于晶圓廠提供的PDK或IP和標(biāo)準(zhǔn)單元庫進(jìn)行電路設(shè)計、仿真驗證和物理實現(xiàn)。芯片制造階段主要由晶圓廠根據(jù)物理實現(xiàn)后設(shè)計文件完成制造。 上述芯片設(shè)計與制造的主要階段均需要對應(yīng)的EDA軟件作為支撐，包括用于制程工藝平臺開發(fā)和芯片制造兩個階段的制造類EDA軟件，以及支撐芯片設(shè)計階段的設(shè)計類EDA軟件。

圖6 EDA軟件對芯片設(shè)計和制造環(huán)節(jié)的支撐作用 根據(jù)使用階段的不同，EDA軟件可以分為芯片設(shè)計類EDA軟件和芯片制造類EDA軟件兩個主要大類。

芯片設(shè)計類EDA軟件：根據(jù)處理的信號不同，可分為數(shù)字芯片設(shè)計類EDA軟件和模擬芯片設(shè)計類EDA軟件。由于處理上述兩類不同信號的集成電路在形態(tài)、功能、設(shè)計流程及設(shè)計方法學(xué)等方面上差異較大，因此可按照數(shù)字芯片和模擬芯片各自在設(shè)計時所使用的EDA軟件產(chǎn)品進(jìn)行分類。

芯片制造類EDA軟件：主要指晶圓廠在工藝平臺開發(fā)階段和晶圓生產(chǎn)階段使用的，用于支撐其完成半導(dǎo)體器件/制造工藝開發(fā)、器件建模和PDK等環(huán)節(jié)。該類工具能夠幫助晶圓廠完成半導(dǎo)體器件和制造工藝的設(shè)計，建立半導(dǎo)體器件的模型并通過PDK或建立IP和標(biāo)準(zhǔn)單元庫等方式提供給芯片設(shè)計企業(yè)，并在后續(xù)根據(jù)物理實現(xiàn)后的設(shè)計文件完成制造時，優(yōu)化制造流程，提高量產(chǎn)良率。

圖7 芯片制造各階段所需的EDA軟件類別

（一）芯片設(shè)計類EDA軟件

1.數(shù)字芯片設(shè)計類EDA軟件

數(shù)字芯片設(shè)計類EDA軟件主要用于數(shù)字芯片設(shè)計環(huán)節(jié)，包括架構(gòu)設(shè)計、RTL（Register Transfer Level，寄存器傳輸級）編碼、仿真驗證、邏輯綜合、STA（Static Timing Analysis，靜態(tài)時序分析）、物理驗證等工具。 架構(gòu)設(shè)計即按照要求，對整體的設(shè)計劃分模塊，確定芯片規(guī)格并做好總體設(shè)計方案，是最高層次的抽象描述，通常是給出系統(tǒng)的時序圖及各子模塊之間的數(shù)據(jù)流圖。此步驟主流的EDA軟件有Cadence的Virtuso，西門子EDA的Tanner S-Edit，Synopsys的Custom Compiler，華大九天的Aether SE、概倫電子的NavisPro等。

RTL編碼是將系統(tǒng)功能結(jié)構(gòu)化。通常以RTL代碼（VHDL、Verilog、System Verilog等硬件描述語句）、原理圖、邏輯圖等表示設(shè)計結(jié)果，完成相關(guān)設(shè)計規(guī)范的代碼編寫，并保證代碼的可綜合、可讀性，同時還需要考慮相關(guān)模塊的復(fù)用性。此步驟主流的EDA軟件有Cadence的Xcelium，西門子EDA的Modelsim，Synopsys的VCS等。 仿真驗證是對RTL級的代碼進(jìn)行設(shè)計驗證，檢驗設(shè)計功能的正確性，是否滿足規(guī)格中的所有要求。此步驟可以用到的EDA軟件主要有Cadence的Spectre、APS、XPS，西門子EDA的AFS、ELDO，Synopsys的HSPICE、XA、Finesim，華大九天的ALPS、ALPS-GT，芯華章的GalaxSim等。 邏輯綜合步驟是芯片前端設(shè)計中的核心環(huán)節(jié)，指將數(shù)字電路RTL的Verilog HDL/VHDL文件“綜合”為描述設(shè)計結(jié)構(gòu)的門級（Gate-Level Netlist）Verilog HDL/VHDL文件，將RTL和根據(jù)設(shè)計需求編寫的約束文件以及庫文件作為輸入綜合出門級網(wǎng)表。簡單說，邏輯綜合=翻譯+映射+優(yōu)化。此步驟可以用的EDA軟件主要有Cadence的Genus，西門子EDA的Precision RTL，Synopsys的Design Compiler、Fusion Compiler、Synplify等。 STA是對電路的檢查驗證，檢查所有時序路徑是否滿足，檢查所有觸發(fā)器是否滿足建立時間和保持時間。

在數(shù)字芯片設(shè)計中，每對實際的電路和期間進(jìn)行修改，都需要重新跑一次STA，確保電路在時序上是正確的。此步驟主流的EDA軟件有Cadence的Tempus，西門子EDA的Velocity，Synopsys的Prime Time，華大九天的ICExplorer-XTime、概倫電子的TRASTA等。 物理驗證。驗證工作貫穿整個設(shè)計過程。芯片設(shè)計可以劃分為前端（邏輯設(shè)計）與后端（物理設(shè)計），實現(xiàn)過程中將不斷對設(shè)計進(jìn)行優(yōu)化，優(yōu)化可能改變邏輯描述方式和結(jié)構(gòu)，存在引入錯誤的風(fēng)險，所以驗證貫穿整個設(shè)計過程。此步驟可以用到的EDA軟件主要有Cadence的Pegasus，西門子EDA的Calibre，Synopsys的IC Validator，Ansys的Redhawk，Altium的Protel，華大九天的Empyrean Skipper，概倫電子的NanoDesigner iV，芯華章的FusionVerify Platform、GalaxFV等。

2.模擬芯片設(shè)計類EDA軟件

相比較而言，模擬芯片設(shè)計的自動化程度低于數(shù)字芯片設(shè)計。模擬芯片設(shè)計類EDA軟件主要包括用于電路設(shè)計、仿真驗證、版圖設(shè)計、寄生參數(shù)提取、物理驗證等環(huán)節(jié)的工具。 電路設(shè)計。對于模擬芯片設(shè)計而言，設(shè)計時不能使用Verilog代碼，只能用圖形化的方法進(jìn)行設(shè)計，這也是模擬芯片與數(shù)字芯片在設(shè)計中的最大區(qū)別。此步驟通常需要根據(jù)所需功能和性能要求來確定電路結(jié)構(gòu)和參數(shù)，然后使用相應(yīng)的工具進(jìn)行模擬和驗證，不斷進(jìn)行調(diào)整和優(yōu)化，直到滿足設(shè)計要求為止。

此步驟可以用到的EDA軟件主要有Cadence的Virtuso，西門子EDA的Tanner S-Edit，Synopsys的Custom Compiler，Zuken的CR-8000 Design Gateway，華大九天的Aether SE、概倫電子的NanoDesigner SE，廣立微的SmtCell，九同方的eSchema等。 仿真驗證。與數(shù)字芯片設(shè)計中的“仿真驗證”類似，即進(jìn)行設(shè)計驗證，檢驗設(shè)計功能的正確性，是否滿足規(guī)格中的所有要求。此步驟可以用到的EDA軟件主要有Cadence的Spectre、APS、XPS，西門子EDA的AFS、ELDO，Synopsys的HSPICE、XA、Finesim，華大九天的ALPS、ALPS-GT，概倫電子的NanoSpice、NanoSpice Giga、NanoSpice Pro，九同方的eSpice等。 版圖設(shè)計。這里的版圖并不是電路圖，而是交給芯片制造廠用于制作掩膜版的設(shè)計圖紙。版圖設(shè)計的要點包括：根據(jù)設(shè)計要求選擇合適的工藝庫；了解器件庫中每個元件的特性和參數(shù)；進(jìn)行DRC（Design Rule Check，設(shè)計規(guī)則檢查）、LVS（Layout Versus Schematic，電路圖版圖對照檢查）等驗證工作，確保設(shè)計符合工藝規(guī)范和原理圖；合理布局；執(zhí)行信號線編輯和優(yōu)化，縮短信號傳輸路徑和降低信號衰減；優(yōu)化功耗、面積和性能等指標(biāo)。

版圖設(shè)計可以用到的EDA軟件主要有Cadence的Virtuoso，西門子EDA的Tanner L-Edit，Synopsys的Laker，華大九天的Aether LE，概倫電子的NanoDesigner LS等。 寄生參數(shù)提取是指經(jīng)過版圖設(shè)計之后，根據(jù)工藝特點與參數(shù)，提取出包含描述各種線上電阻、電容以及寄生電阻電容的網(wǎng)表文件。提取出的網(wǎng)表文件既可以作為LVS檢查中的版圖信息文件，也可以用來進(jìn)行后仿真。此步驟可以用到的EDA軟件主要有Cadence的QRC，西門子EDA的Calibre XRC，Synopsys的Star-RC，Silvaco的Clever、EXACT、QUEST、Hipex、ClarityRLC，華大九天的RCExplorer，行芯科技的GloryEX、GloryBolt等。

物理驗證作用同上文。此步驟可以用到的EDA軟件主要有Cadence的Dracula、PVS，西門子EDA的Calibre，Synopsys的Hercules，華大九天的Empyrean Argus、概倫電子的NanoDesigner iV，廣立微的TCMagic，芯華章的FusionVerify Platform等。

（二）芯片制造類EDA軟件

芯片制造類軟件大致包括單元庫軟件、器件建模軟件、工藝設(shè)計套件軟件（PDK）、計算光刻軟件、良率分析軟件、封裝建模軟件等。 單元庫軟件。標(biāo)準(zhǔn)單元庫常常被應(yīng)用于數(shù)字信號處理、圖形處理和網(wǎng)絡(luò)處理等領(lǐng)域的芯片設(shè)計。在這些領(lǐng)域中，設(shè)計人員可以使用標(biāo)準(zhǔn)單元庫來加速數(shù)字信號的數(shù)字化、處理和傳輸，提高設(shè)計效率、改善電路性能。單元庫工具主要包括Cadence的Liberate，西門子EDA的Solido，Synopsys的SiliconSmart，華大九天的Liberal、Qualib，概倫電子的NanoCell、LibWiz等。 器件建模軟件。晶圓廠進(jìn)行工藝平臺的開發(fā)時，不斷對器件的設(shè)計和工藝的實現(xiàn)進(jìn)行優(yōu)化，確保各類半導(dǎo)體元器件能實現(xiàn)大規(guī)模制造。

同時保證各類元器件的特性能夠到達(dá)預(yù)定指標(biāo)后，進(jìn)行電學(xué)特性的測試，并利用器件建模EDA軟件建立晶圓制造所需的各種器件的模型，這個過程就是器件建模。器件建模工具主要有Silvaco的Victory TCAD，Keysight的MBP、MQA、IC-CAP，華大九天的XModel，概倫電子的BSIMProPlus、SDEP、MeQLab、Me-Pro，九同方的ePCD等。 PDK軟件。一套PDK包含同一工藝平臺所有元件庫、模型文件、設(shè)計規(guī)則等信息，用于支持設(shè)計流程中的電路原理圖設(shè)計、版圖設(shè)計和后端驗證等各個環(huán)節(jié)。PDK工具主要有華大九天的PDK Build&QA，概倫電子的PCellLab、PQLab，芯和半導(dǎo)體的iModeler、iVerifier等。 計算光刻軟件。

荷蘭***巨頭ASML對計算光刻的解釋是，利用計算機建模、仿真和數(shù)據(jù)分析等手段，來預(yù)測、校正、優(yōu)化和驗證光刻工藝在一系列圖案、工藝和系統(tǒng)條件下的成像性能。計算光刻通常包括OPC（光學(xué)鄰近效應(yīng)修正）、SMO（光源-掩膜協(xié)同優(yōu)化技術(shù)）、MPT（多重圖形技術(shù)）、ILT（反演光刻技術(shù)）四大技術(shù)。計算光刻工具主要有西門子EDA的Calibre，Synopsys的Proteus、Synthesis，宇微光學(xué)的OPC軟件等。 良率分析軟件。簡單的說，芯片良率就是晶圓上合格芯片數(shù)量與芯片總數(shù)的比值，這個數(shù)值越大，說明有用芯片數(shù)量越多，浪費越少，成本也就越低。良率分析工具是芯片良率的重要保障。良率分析工具主要有Cadence的CMP Predictor、Integrated Virtual Metal Fill，西門子EDA的CMP ModeI Builder、CMP Analyzer、Yield Enhancer Smart Fill、Calibre LFD，Synopsys的Yield Explorer、Odyssey、Yield Manager、Avalon，廣立微的ICSpider等。 封裝建模軟件。

芯片封裝的主要作用是給微小精密、易受損的芯片裸片提供一個堅固耐用的保護殼，同時把裸片上密集微小的電信號觸點與封裝外較大的電信號引腳或焊點相連，以便芯片可以方便地焊接在電子元件中。芯片封裝建模工具主要包括西門子EDA的Xpedition Package Designer，Altium的Altium Designer，Zuken的CR8000，概倫電子的PadInspector，芯和半導(dǎo)體的Metis、Hermes等。

本文主要以支撐芯片設(shè)計及制造各環(huán)節(jié)的EDA軟件盤點為主，但不可忽略的是，EDA除了在芯片設(shè)計中發(fā)揮巨大作用之外，在PCB板級設(shè)計中也有十分重要的應(yīng)用。PCB類EDA軟件種類很多，如Cadence的OrCAD、PSD、Allegro，西門子EDA的PowerPCB、Expedition PCB，Altium的Altium Designer、CircuitMaker，Zuken的CadStart、CR-8000 Design Force，以及國產(chǎn)PCB設(shè)計軟件“嘉立創(chuàng)EDA”，望友科技的DFM Expert，芯易澤科技的EasyEDA，華秋電子的華秋DFM等。 各EDA廠商的軟件工具對各個環(huán)節(jié)的覆蓋程度詳見下表1及表2。

?

表1 國際EDA廠商及其軟件工具

?

表2 國內(nèi)EDA廠商及其軟件工具

結(jié)語 ? ? ?

從表1、2中不難發(fā)現(xiàn)，在很多點工具上，我國已經(jīng)實現(xiàn)了從0到1的突破，且各有所長。國內(nèi)EDA廠商多點布局，正逐步形成產(chǎn)業(yè)生態(tài)。然而，與國際EDA軟件巨頭相比，國內(nèi)EDA廠商在產(chǎn)品系統(tǒng)性、技術(shù)先進(jìn)性等方面仍存在一定差距，且國產(chǎn)EDA雖然在器件建模、PDK等單點領(lǐng)域?qū)崿F(xiàn)了突破，但并未能提供一套完整的全流程工具鏈。 在摩爾定律的驅(qū)動下，芯片更新?lián)Q代速度很快，集成度越來越高，對功耗、響應(yīng)速度等要求也越來越嚴(yán)苛。作為芯片上游設(shè)計軟件的EDA軟件，則扮演著越來越重要的角色。自主創(chuàng)新，才是我國電子信息產(chǎn)業(yè)的立身之本，我國EDA廠商需要在全行業(yè)、全流程、全工具等多方面持續(xù)改進(jìn)，才能在產(chǎn)業(yè)蓬勃發(fā)展的大潮中奮勇爭先。 說明：本文中各EDA廠商的軟件工具盤點由e-works基于公開信息所得，若有遺漏，歡迎與e-works聯(lián)系補充（weidie@e-works.net.cn），我們將在未來發(fā)布的版本中進(jìn)行增補與完善，謝謝。

編輯：黃飛

?