如何解決PCB布局中的串擾問題

用于網(wǎng)絡的RF板、高速處理器的板以及許多其他系統(tǒng)對串擾強度有嚴格的要求。信號標準中并不總是規(guī)定最大串擾強度，而且在設(shè)計中串擾最強烈的地方也不總是很明顯。盡管您可能會嘗試對設(shè)計進行正確的布局規(guī)劃，但您可能會發(fā)現(xiàn)布局和布線會因攻擊者的蹤跡而產(chǎn)生強烈的串擾。

那么，在設(shè)計中哪里可以找到串擾，以及在PCB中識別出不良走線的最簡單方法是什么？您可以使用全波場求解器，但是可以在PCB設(shè)計軟件中使用更簡單的分析功能來識別和抑制串擾。用于PCB設(shè)計和布局的最佳布局后仿真工具將使用具有簡化數(shù)值算法的場求解器來計算附近走線之間的串擾，從而為您提供一種在設(shè)計中發(fā)現(xiàn)串擾的快速方法。

很簡單，在PCB中承載信號的任何兩個導體之間都可能發(fā)生串擾。這包括數(shù)字和模擬網(wǎng)絡。當發(fā)生串擾時，一根導體（攻擊者網(wǎng)絡）上的信號將其自身的一部分耦合為附近導體（受害者網(wǎng)絡）上的新信號。數(shù)字和模擬信號可能以不同的方式引起串擾。

串擾以兩種方式耦合到信號網(wǎng)絡之間，具體取決于兩條或多條走線之間存在的主要寄生類型：

電容串擾。這種串擾是由于兩條導體之間的寬邊寄生電容和接地耦合電容而發(fā)生的。電容性串擾的大小與兩個導體之間的寄生電容成正比。對于模擬信號，容性耦合信號的強度隨頻率而增加，因此這種串擾在高頻網(wǎng)絡或數(shù)字信號具有非常快的邊沿速率時會占主導地位。數(shù)字信號會在開關(guān)期間和之后引起瞬態(tài)振鈴，從而引起電容性串擾。

感應串擾。這種類型的串擾是由于導體的兩個回路之間的寄生電感引起的。來自模擬攻擊者信號的感應串擾信號的大小與攻擊者跡線中電流變化的速率成比例（即，與信號頻率成比例）。數(shù)字信號會在開關(guān)過程中引起感應串擾，在此期間，從信號發(fā)出的磁場會在受害網(wǎng)絡中感應變化的通量。

電感和電容串擾分別取決于兩條走線之間的互感和互電容。這些術(shù)語完全取決于不同導體之間的電磁相互作用和靜電相互作用，以及這些導體在空間中的排列方式。這意味著您需要在布局后仿真中分析串擾。您無法做任何事情來從原理圖中發(fā)現(xiàn)串擾。

找出兩種類型的串擾都需要一些獨特的分析步驟。您可以嘗試使用串擾系數(shù)的解析方程式來量化不同類型的串擾，這將告訴您在受害者網(wǎng)絡上感應出的攻擊者信號電平的分數(shù)。但是，由于實際PCB布局中的幾何結(jié)構(gòu)可能變得非常復雜，因此它們將不可避免地近似，從而使得互感和互電容難以精確確定。更好的選擇是直接從PCB設(shè)計程序中使用布局后仿真工具。

完成PCB布局后，您可以采取步驟嘗試并找出可能遭受大量串擾的網(wǎng)絡。由于任何PCB中的幾何形狀都很復雜，因此任何給定的網(wǎng)絡上都會存在多個寄生現(xiàn)象，即使您遵循基本的走線寬度和間隔規(guī)則，也可能會看到強烈的串擾 。在具有數(shù)百個網(wǎng)絡的密集電路板上，您無需模擬每條跡線之間的串擾。取而代之的是，您只需要選擇關(guān)鍵網(wǎng)絡作為受害者跡線，并查看附近可能充當攻擊者跡線的網(wǎng)絡。

為此，您需要使用兩個重要的仿真工具來分析串擾：

耦合分析。該分析的目的是確定兩條跡線之間的耦合系數(shù)，并采取措施減小耦合系數(shù)太大的耦合系數(shù)。

串擾分析。顧名思義，這涉及從攻擊者到受害者的串擾信號的直接仿真。這是一個時域仿真，它將向您顯示由于串擾而在受害網(wǎng)上引入的確切波形。

耦合分析

運行此工具時，用戶選擇要分析的網(wǎng)絡。一旦計算出結(jié)果，就可以在您的布局中以表格格式和可視格式查看它們。受害者網(wǎng)絡與其攻擊者網(wǎng)絡之間的耦合長度和強度可以在您的布局中視為熱圖，從而使您可以確定需要糾正的網(wǎng)絡。

在下圖中，網(wǎng)絡N22287555與VDDS的耦合最強，這表明數(shù)字電源層中的噪聲很容易耦合到該網(wǎng)絡。網(wǎng)絡USB0_ID與網(wǎng)絡N22155575具有強耦合。這兩個網(wǎng)絡位于不同的層上，但沒有被接地層隔開。這應該說明在不同層的信號之間放置接地層的效果；它降低了潛在耦合信號的強度?？梢允褂脽釄D從視覺上識別存在高耦合的特定區(qū)域，該熱圖顯示了可能需要調(diào)整布線的哪個區(qū)域以抑制串擾。

解決PCB布局中的串擾問題

一旦確定了容易受到串擾的網(wǎng)絡，就需要分離受害者和侵害者的跡線，或者在它們之間提供更大的隔離度。您永遠無法完全消除串擾，但可以將其降低到不會導致接收機意外切換（對于數(shù)字信號）或波形失真過度（對于模擬信號）的程度。這可以通過多種方式完成：

增加走線之間的間距。串擾與兩條跡線之間的電磁場強度成正比。增大受害者和攻擊者走線之間的間隔將降低受害者看到的場強，然后將降低耦合的串擾信號的強度。

在不同的層上路由受害者痕跡。如果創(chuàng)建堆棧以支持高速信號，則很可能在平面層之間具有交錯的信號層。平面層將提供不同信號層之間的自然隔離。如果沒有空間在其當前層上移動信號路徑，則可以在不同的信號層中路由受害跡線或差分對。

將走線移到更靠近接地平面的位置。接地平面會使攻擊者跡線產(chǎn)生的電場和磁場失真，并增加它們之間的隔離度。

在有問題的跡線之間放置防護痕跡或通過圍欄。就像在使用接地層一樣，在兩個走線之間放置接地走線或通過圍欄也可以提供一定的屏蔽。每當您放置隔離結(jié)構(gòu)時，最好始終使用3D EM場求解器量化該結(jié)構(gòu)的效果 。

注意串擾是一個相互的過程。如果兩條走線攜帶相同類型的信號，則受害走線將在攻擊者走線上產(chǎn)生相同的串擾信號。這意味著解決一個網(wǎng)絡的串擾問題也將抑制其攻擊者的串擾。

從表面微帶切換到帶狀線意味著帶狀線在被導體圍繞時會產(chǎn)生較少的串擾，并且會被屏蔽以免受表面微帶的影響。通常，如果從微帶切換到具有相同特征阻抗和間距的帶狀線，則帶狀線的串擾會比微帶小。

無論您是在另一層上路由受害信號還是增加間隔，都可能需要檢查走線中的長度匹配。通過通孔布線會產(chǎn)生額外的傳播延遲，這會在并行網(wǎng)絡或差分對中引起 偏斜。請注意，如果愿意，可以將差分對的一端穿過內(nèi)部層，只要您保持差分阻抗即可。

更改路由或?qū)佣褩：?，請使用軟件中的“串擾分析”和“阻抗分析”工作流再次檢查布局。這將確保您保持阻抗控制，同時將串擾降低到可接受的水平。
編輯：hfy