0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB串?dāng)_如何解決

云創(chuàng)硬見 ? 2019-05-01 09:28 ? 次閱讀

串?dāng)_是指一個信號在傳輸時,因電磁耦合等原因,對相鄰的傳輸線產(chǎn)生不期望的影響,在被干擾信號表現(xiàn)為被注入了一定的耦合電壓和耦合電流。過大的串?dāng)_可能引起電路的誤觸發(fā),導(dǎo)致系統(tǒng)無法正常工作。

電子產(chǎn)品的發(fā)展,朝著小體積、高速度的方向發(fā)展,體積減小會導(dǎo)致電路的布局布線密度變大,而信號的頻率卻在提高,使得串?dāng)_高發(fā)。PCB的設(shè)計、生產(chǎn)中,串?dāng)_是一個必須嚴(yán)肅對待的問題。

【硬見小百科】如何應(yīng)對PCB串?dāng)_

那么,我們在設(shè)計PCB的時候,應(yīng)該注意什么呢?

1.線之間的間距盡量大,因為間距越大,電容電感之間的影響就越小,電磁場耦合也會變小。

2.傳輸線和參考平面間的距離越小越好,這樣會使其更緊密地耦合,減少臨近線的干擾。

3.如果不同層的信號存在干擾,那么走線時讓這兩層走線方向垂直,因為相互垂直的線,電場和磁場也是相互垂直的,可以減少相互間的串?dāng)_。

4.盡可能使用介電常數(shù)最低的疊層介質(zhì)材料,這樣做可以在給定特性阻抗的情況下,使得信號路徑與返回路徑間的介質(zhì)厚度保持最小。

5.如果使用防護(hù)布線,盡量達(dá)到其所需要的寬度,并用過孔使防護(hù)線與返回路徑短接。

6.如果信號改變參考平面,則參考平面應(yīng)盡量靠近信號平面。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
收藏 人收藏

    評論

    相關(guān)推薦

    淺談PCB及降低方法

      先來說一下什么是,就是PCB上兩條走線,在互不接觸的情況下,一方干擾另一方,或者相互干擾。主要表現(xiàn)是波形有異常雜波,影響信號完整
    發(fā)表于 11-10 17:00 ?1974次閱讀
    淺談<b class='flag-5'>PCB</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>及降低方法

    什么是?如何減少?

    01 . 什么是? ? PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-23 09:25 ?5769次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    什么是?PCB走線詳解

    先來說一下什么是就是PCB上兩條走線,在互不接觸的情況下,一方干擾另一方,或者相互干擾。
    發(fā)表于 09-11 14:18 ?1012次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?<b class='flag-5'>PCB</b>走線<b class='flag-5'>串</b><b class='flag-5'>擾</b>詳解

    PCB印制線間的MATLAB分析

    PCB印制線間的MATLAB分析理論分析給實際布線做參考依據(jù)
    發(fā)表于 12-08 10:05 ?0次下載

    高速PCB設(shè)計中如何消除

    PCB布局上的可能是災(zāi)難性的。如果不糾正,可能會導(dǎo)致您的成品板完全無法工作,或者可能會受到間歇性問題的困擾。讓我們來看看
    的頭像 發(fā)表于 07-25 11:23 ?3125次閱讀

    輕松定位和修復(fù)pcb問題

    PCB問題可以很容易地定位和固定使用HyperLynx?墊專業(yè)或墊+標(biāo)準(zhǔn)。從PCB布局出口你的設(shè)計之后,在批處理模式運(yùn)行模擬和/或交互模式來識別潛在的
    的頭像 發(fā)表于 10-16 07:10 ?3095次閱讀

    何解PCB問題

    高速PCB設(shè)計中,信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱為信號。超出一定的值將可能引發(fā)電路誤動作從而導(dǎo)致系統(tǒng)無法
    發(fā)表于 07-19 09:52 ?2343次閱讀

    何解PCB布局中的問題

    您可能會發(fā)現(xiàn)布局和布線會因攻擊者的蹤跡而產(chǎn)生強(qiáng)烈的。 那么,在設(shè)計中哪里可以找到,以及在PCB中識別出不良走線的最簡單方法是什么?您
    的頭像 發(fā)表于 01-13 13:25 ?2378次閱讀

    何解決EMC設(shè)計中的問題?

    ? 是通過近電場(電容耦合)和磁場(電感耦合)在相鄰導(dǎo)體之間耦合的噪聲。盡管任何相鄰導(dǎo)體都表現(xiàn)出,但是當(dāng)它出現(xiàn)在強(qiáng)干擾信號和敏感信號之間時,對信號完整性將造成很大的影響。
    的頭像 發(fā)表于 12-25 15:12 ?2346次閱讀

    小間距QFN封裝PCB設(shè)計抑制分析

    小間距QFN封裝PCB設(shè)計抑制分析
    發(fā)表于 11-04 09:51 ?2次下載
    小間距QFN封裝<b class='flag-5'>PCB</b>設(shè)計<b class='flag-5'>串</b><b class='flag-5'>擾</b>抑制分析

    什么是?如何減少?

    PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-22 09:54 ?3693次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    如何減少PCB設(shè)計中的問題 PCB的機(jī)制和原因

    PCB 的走線之間產(chǎn)生的不需要的噪聲(電磁耦合)。
    的頭像 發(fā)表于 07-20 09:57 ?2571次閱讀
    如何減少<b class='flag-5'>PCB</b>設(shè)計中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題 <b class='flag-5'>PCB</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>的機(jī)制和原因

    PCB布線減少高頻信號的措施都有哪些?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計布線解決信號的方法有哪些?PCB設(shè)計布線解決信號
    的頭像 發(fā)表于 10-19 09:51 ?1751次閱讀

    如何減少PCB板內(nèi)的

    如何減少PCB板內(nèi)的
    的頭像 發(fā)表于 11-24 17:13 ?613次閱讀
    如何減少<b class='flag-5'>PCB</b>板內(nèi)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    PCB設(shè)計中,如何避免?

    PCB設(shè)計中,如何避免? 在PCB設(shè)計中,避免是至關(guān)重要的,因為
    的頭像 發(fā)表于 02-02 15:40 ?1640次閱讀