0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA的SOPC自定義IP核設(shè)計全流程

電子工程師 ? 來源:FPGA設(shè)計論壇 ? 作者:FPGA設(shè)計論壇 ? 2021-03-14 09:12 ? 次閱讀

今天帶大家來設(shè)計一個自定義的IP核,我們從最基本的做起,包括datasheet 的理解,設(shè)計的整體框架,AD轉(zhuǎn)換代碼的編寫,仿真,Avalon-MM總線接口的編寫,硬件系統(tǒng)還是基于上次的硬件系統(tǒng),不過我們不再用altera給我們提供的IP核了,我們要自己做一個,有時候我們找不到他們提供的IP核,或者有些IP核是收費的,這個時候我們就可以自己來編寫自己的IP,雖然沒有官方的那么標(biāo)準(zhǔn),但是用來做一些實驗還是沒什么問題的。

這次實驗我用的是原來我那塊板子,因為那塊板子上有AD轉(zhuǎn)換芯片,而我們上次搭建的硬件系統(tǒng)是基于cyclone IV的硬件系統(tǒng),但是這塊開發(fā)板上沒有AD芯片,我們就不做軟件下載的實驗了,其實只要在我們編寫AD轉(zhuǎn)換HDL代碼的時候測試成功,那么我們軟件調(diào)試部分就應(yīng)該沒什么問題了,有條件的同學(xué)可以自己做這一部分。

一、有理可依

所有編寫的代碼必須都得有理可依,要不然直接看代碼那得有多痛苦啊,第一部分先來帶大家熟悉一下datasheet上的東西

我們要操作的AD轉(zhuǎn)換芯片TLC549的頂層視圖

可以看到這個芯片應(yīng)該不太難操作,左邊是模擬信號輸入端,因為是模數(shù)轉(zhuǎn)換,這邊我們就暫時可以不管,看右邊有時鐘信號,數(shù)字信號輸出端和片選端,那么我們需要控制的,無非就是時鐘信號和片選信號了

還有什么器件描述什么的大家可以自己取去看,我們主要去看時序圖

大體上來看一下,,首先是ADC的工作時鐘,它在片選信號為低電平的時候有效,連續(xù)8個周期用來將轉(zhuǎn)換后的數(shù)字信號送到數(shù)據(jù)總線上,8個時鐘周期過后就是轉(zhuǎn)換周期,用來對模擬信號進(jìn)行轉(zhuǎn)換,在這期間,片選信號要拉高,對于片選信號,開始的時候有一個從高電平到低電平的跳變,然后等待一個建立時間TSU,建立時間結(jié)束后ADC工作時鐘開始工作,8個時鐘周期后,片選拉高開始模數(shù)轉(zhuǎn)換,之后片選拉低,將轉(zhuǎn)換后的數(shù)據(jù)送出去。

細(xì)節(jié)部分,可以看到當(dāng)片選拉低后,我們可以定義一個使能信號en來開啟工作時鐘,從片選拉低到工作時鐘有效需要一個建立時間1.4us,這個數(shù)據(jù)在下面的表格中可以查到,之后是8個數(shù)據(jù)鎖存周期,每一個時鐘的高低電平延時不能小于404ns,具體也是表格中找,然后是轉(zhuǎn)換周期,時間是17us,至于轉(zhuǎn)換期間的工作時鐘是什么我們可以不必關(guān)心。

再來看一下它的注釋內(nèi)容,大體意思是說轉(zhuǎn)換周期需要一個17us的延時,注釋B大體意思是說,當(dāng)片選拉低之后,數(shù)據(jù)的第8位就自動的放到了數(shù)據(jù)總線上,剩下的7位數(shù)據(jù)在第7個時鐘下降沿到來的時候就已經(jīng)鎖存了。

二、編程思路

這段時間跟著他們在上課,聽李老師講課的時候,李老師不會將大量的時間放到代碼的編寫上,而是有時候花一整節(jié)課的時間來幫助學(xué)生來構(gòu)建編程的思路,包括系統(tǒng)架構(gòu),狀態(tài)轉(zhuǎn)移圖等,有了這些都東西作為鋪墊,我們的代碼編寫就可以手到擒來,起到事半功倍的效果,如果我們不做好事先的準(zhǔn)備設(shè)計工作,沒有一個系統(tǒng)的架構(gòu)在我們腦海里,上來就去寫代碼,就會發(fā)現(xiàn)越寫問題越多,思路不通,處理不當(dāng)?shù)葐栴},所以小墨同學(xué)回來之后也用word做了這么個狀態(tài)轉(zhuǎn)移圖,這個實驗不是很難,狀態(tài)機(jī)也沒那么復(fù)雜,就是希望起到一個拋磚引玉的過程,通過一個小小的實例,告訴大家以后在拿到一個問題后改怎么下手。雖然畫的不怎么樣~還是可以看得哈~

理一下編程思路吧,從datasheet里面我們知道。我們要做好這幾個延時,即準(zhǔn)備轉(zhuǎn)換的延時1.4us,17us的轉(zhuǎn)換延時,和404ns的ADC工作時鐘高低電平延時等。狀態(tài)機(jī)部分采用兩段式狀態(tài)機(jī)。將組合邏輯與時序邏輯分開,采用獨熱編碼。按照狀態(tài)轉(zhuǎn)移圖構(gòu)思好狀態(tài)機(jī)的編程思路。數(shù)據(jù)處理部分,為了保證數(shù)據(jù)的穩(wěn)定性,可以采用邊沿脈沖檢測法檢測ADC工作時鐘的上升沿,在每一個上升沿將轉(zhuǎn)化后的數(shù)據(jù)一位一位鎖存,由于數(shù)據(jù)是串行輸入,還要用到串并轉(zhuǎn)換的思想,這些編程方法前面都已經(jīng)介紹過,就不一一講解了。

代碼風(fēng)格部分,個人感覺這一套代碼比起以前有了一些進(jìn)步,至少看起來思路清晰,注釋合理,數(shù)據(jù)處理恰當(dāng),語法直白,沒有用到一些很別扭的語法等。具體還需要廣大讀者自己去體會,也希望你們能夠喜歡~

代碼部分就不一一講解了,源代碼會附在文章后面,大家可以自行消化

三、仿真與驗證

上面是前仿真的過程,從波形來看和我們的設(shè)計吻合,用標(biāo)尺量一下,延時參數(shù)也和我們設(shè)計的一致

按理說我們下一步需要進(jìn)行時序約束部分,但是我們的這個設(shè)計是us級的,即使不做時序約束也是可以的,但是畢竟我設(shè)計的是一個IP核,為了穩(wěn)定起見還是做一下時序約束比較好。說實話,時序約束部分,個人感覺是一門高大上的學(xué)問,變化多端,有些都是經(jīng)驗值,你問一個工程師為什么是這樣約束,有時候可能他也答不上來。之前也接觸過靜態(tài)時序分析的知識,但是一直不敢寫,感覺還是學(xué)的不怎么樣吧,想回去以后學(xué)內(nèi)存這方面的時候再去好好研究一下它~

下面是后仿真的波形圖

可以看到,波形跟我們的設(shè)計吻合,也沒有出現(xiàn)什么不合理的設(shè)計什么的,可以下板驗證了

可以看到,當(dāng)我們扭動滑動變阻器的時候,相應(yīng)的模擬量被轉(zhuǎn)化成數(shù)字量并在數(shù)碼管上顯示了

四、Avalon-MM總線接口設(shè)計

我們知道,我們設(shè)計的這個IP核是要掛到Avalon-MM總線上的,作為一個從機(jī),總線需要通過片選信號來訪問總線上掛的這些IP,因此,我們也需要給我們的IP設(shè)計一個和總線通信接口

e503d2a4-8433-11eb-8b86-12bb97331649.jpg

我們設(shè)計AD轉(zhuǎn)換的IP核的片選信號低電平有效,當(dāng)片選信號有效的時候,如果再來一個讀信號,那么,數(shù)據(jù)就會被總線讀走,送至CPU

e52a6536-8433-11eb-8b86-12bb97331649.jpg

五、自定義IP

好了,下面我們就可以來定義我們自己的IP了

先將我們剛才設(shè)計好的AD轉(zhuǎn)換的.V文件復(fù)制到我們硬件系統(tǒng)的目錄中,并養(yǎng)成一個好的習(xí)慣,新建一個文件夾,并命名為IP,以后我們設(shè)計的IP都可以放到里面

打開我們之前硬件系統(tǒng)的sopc builder,雙擊左上角的NEW component ,在HDL file一欄中添加我們的adc.v文件,

在signal一欄中,根據(jù)端口的類型配置端口,時鐘復(fù)位信號不用說,其中我們的與總線接口部分的端口屬于總線的從機(jī)端口,我們需要把它定義為avalon_slave_0端口類型,信號類型設(shè)置為低電平片選,低電平讀就好,其他端口設(shè)置為conduit類型,信號類型設(shè)置為export,因為我們是用來輸出到外部器件的端口

在接口一欄中,我們可以設(shè)置一些相關(guān)參數(shù),一般為默認(rèn)就好,為了我們數(shù)據(jù)的穩(wěn)定性,我們可以把讀延時周期設(shè)置為4個,保證它有足夠的時間去處理數(shù)據(jù)

然后點擊finish,雙擊我們生成的IP核將它添加到系統(tǒng)工程中即可,然后重新生成硬件系統(tǒng)

六、硬件系統(tǒng)生成

將生成的新的硬件系統(tǒng)的例化接口聲明好,這樣在我們的設(shè)計頂層又多了這樣一個模塊,按照慣例分析綜合,時序約束,分配管腳,這樣我們的硬件系統(tǒng)就設(shè)計好了

e616c7a0-8433-11eb-8b86-12bb97331649.jpg

七、軟件部分

因為我的硬件系統(tǒng)上沒有AD芯片,這里就只簡單說一下軟件代碼,不做下板調(diào)試了

軟件部分只講一下主函數(shù)部分,看下圖

代碼很簡單,就是每隔一段時間將采集到的值在窗口打印,不過有個問題需要解釋一下,有人會問,我們在自定義IP的時候不是定義了片選端和讀信號么,為什么我們沒有對它進(jìn)行操作就可以讀數(shù)據(jù)了呢?

其實我們是不需要對我們的外設(shè)進(jìn)行片選或者讀寫使能的,因為我們的avalon-MM總線一次只能訪問一個從機(jī),我們給出了我們AD轉(zhuǎn)換的IP的地址,就默認(rèn)片選了這個模塊了,又因為我們調(diào)用了IO操作的讀函數(shù),在定義信號的時候我們定義的是低電平,這樣其實就是總線默認(rèn)幫我們選好了,我們只需要給它一個地址,那么數(shù)據(jù)就會自動的傳到總線上去。

責(zé)任編輯:lq6

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    10810

    瀏覽量

    210878
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    326

    瀏覽量

    49382
  • AD轉(zhuǎn)換芯片
    +關(guān)注

    關(guān)注

    3

    文章

    67

    瀏覽量

    18111
  • Avalon總線
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    10117

原文標(biāo)題:零基礎(chǔ)學(xué)FPGA SOPC進(jìn)階,自定義AD轉(zhuǎn)換IP核設(shè)計全流程

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    如何將自定義邏輯從FPGA/CPLD遷移到C2000?微控制器

    電子發(fā)燒友網(wǎng)站提供《如何將自定義邏輯從FPGA/CPLD遷移到C2000?微控制器.pdf》資料免費下載
    發(fā)表于 09-23 12:36 ?0次下載
    如何將<b class='flag-5'>自定義</b>邏輯從<b class='flag-5'>FPGA</b>/CPLD遷移到C2000?微控制器

    創(chuàng)建自定義的基于閃存的引導(dǎo)加載程序(BSL)

    電子發(fā)燒友網(wǎng)站提供《創(chuàng)建自定義的基于閃存的引導(dǎo)加載程序(BSL).pdf》資料免費下載
    發(fā)表于 09-19 10:50 ?0次下載
    創(chuàng)建<b class='flag-5'>自定義</b>的基于閃存的引導(dǎo)加載程序(BSL)

    EtherCAT運動控制器PT/PVT實現(xiàn)用戶自定義軌跡規(guī)劃

    EtherCAT運動控制器PT/PVT實現(xiàn)用戶自定義軌跡規(guī)劃。
    的頭像 發(fā)表于 08-15 11:49 ?524次閱讀
    EtherCAT運動控制器PT/PVT實現(xiàn)用戶<b class='flag-5'>自定義</b>軌跡規(guī)劃

    NVIDIA NeMo加速并簡化自定義模型開發(fā)

    如果企業(yè)希望充分發(fā)揮出 AI 的力量,就需要根據(jù)其行業(yè)需求量身定制的自定義模型。
    的頭像 發(fā)表于 07-26 11:17 ?663次閱讀
    NVIDIA NeMo加速并簡化<b class='flag-5'>自定義</b>模型開發(fā)

    FPGAIP使用技巧

    FPGAIP使用技巧主要包括以下幾個方面: 理解IP的概念和特性 : IP
    發(fā)表于 05-27 16:13

    HarmonyOS開發(fā)案例:【 自定義彈窗】

    基于ArkTS的聲明式開發(fā)范式實現(xiàn)了三種不同的彈窗,第一種直接使用公共組件,后兩種使用CustomDialogController實現(xiàn)自定義彈窗
    的頭像 發(fā)表于 05-16 18:18 ?1246次閱讀
    HarmonyOS開發(fā)案例:【 <b class='flag-5'>自定義</b>彈窗】

    TSMaster 自定義 LIN 調(diào)度表編程指導(dǎo)

    LIN(LocalInterconnectNetwork)協(xié)議調(diào)度表是用于LIN總線通信中的消息調(diào)度的一種機(jī)制,我們收到越來越多來自不同用戶希望能夠通過接口實現(xiàn)自定義LIN調(diào)度表的需求。所以在
    的頭像 發(fā)表于 05-11 08:21 ?578次閱讀
    TSMaster <b class='flag-5'>自定義</b> LIN 調(diào)度表編程指導(dǎo)

    HarmonyOS開發(fā)案例:【UIAbility和自定義組件生命周期】

    本文檔主要描述了應(yīng)用運行過程中UIAbility和自定義組件的生命周期。對于UIAbility,描述了Create、Foreground、Background、Destroy四種生命周期。對于頁面
    的頭像 發(fā)表于 05-10 15:31 ?1139次閱讀
    HarmonyOS開發(fā)案例:【UIAbility和<b class='flag-5'>自定義</b>組件生命周期】

    HarmonyOS開發(fā)實例:【自定義Emitter】

    使用[Emitter]實現(xiàn)事件的訂閱和發(fā)布,使用[自定義彈窗]設(shè)置廣告信息。
    的頭像 發(fā)表于 04-14 11:37 ?957次閱讀
    HarmonyOS開發(fā)實例:【<b class='flag-5'>自定義</b>Emitter】

    鴻蒙ArkUI實例:【自定義組件】

    組件是 OpenHarmony 頁面最小顯示單元,一個頁面可由多個組件組合而成,也可只由一個組件組合而成,這些組件可以是ArkUI開發(fā)框架自帶系統(tǒng)組件,比如?`Text`?、?`Button`?等,也可以是自定義組件,本節(jié)筆者簡單介紹一下自定義組件的語法規(guī)范。
    的頭像 發(fā)表于 04-08 10:17 ?583次閱讀

    CYUSB3014如何向FPGA下發(fā)自定義指令?

    我想通過USB向FPGA發(fā)送自定義指令(長度大約16個字節(jié),比如0x0102030405060708090A0B0C0D0E0F),FPGA收到指令之后完成解析和執(zhí)行。 我現(xiàn)在只知道“Bulk
    發(fā)表于 02-27 07:26

    基于YOLOv8實現(xiàn)自定義姿態(tài)評估模型訓(xùn)練

    Hello大家好,今天給大家分享一下如何基于YOLOv8姿態(tài)評估模型,實現(xiàn)在自定義數(shù)據(jù)集上,完成自定義姿態(tài)評估模型的訓(xùn)練與推理。
    的頭像 發(fā)表于 12-25 11:29 ?2750次閱讀
    基于YOLOv8實現(xiàn)<b class='flag-5'>自定義</b>姿態(tài)評估模型訓(xùn)練

    博途用戶自定義庫的使用

    博途官方提供了很多庫,比如:基本函數(shù)庫、通信庫、安全庫、驅(qū)動庫等等,用戶可以使用庫中的函數(shù)/函數(shù)塊來完成具體的控制任務(wù)。除了官方的庫,我們也可以創(chuàng)建自己的庫(用戶自定義庫)。比如,把項目
    的頭像 發(fā)表于 12-25 10:08 ?862次閱讀
    博途用戶<b class='flag-5'>自定義</b>庫的使用

    FPGA實現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理使用的
    的頭像 發(fā)表于 12-05 15:05 ?1492次閱讀

    如何在Matlab中自定義Message

    自定義Message 當(dāng)我們的 message 消息比較復(fù)雜時,通常要用到自定義的 message 消息,MATLAB 2020b以上的版本自帶了ROS Toolbox Interface
    的頭像 發(fā)表于 11-15 18:12 ?1196次閱讀
    如何在Matlab中<b class='flag-5'>自定義</b>Message