0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

組合邏輯電路的相關(guān)知識(shí)

CHANBAEK ? 來源:小菜雞的分享大會(huì) ? 作者:小菜雞ssj ? 2023-05-24 14:38 ? 次閱讀

本篇內(nèi)容主要回顧第三章組合邏輯電路的知識(shí),雖然前面提到過組合邏輯電路是數(shù)字電路中很重要的一部分,但是學(xué)習(xí)起來相對(duì)簡(jiǎn)單,主要是要學(xué)會(huì)掌握方法。

1考點(diǎn)總結(jié)

1.組合邏輯電路的分析

2.用門電路設(shè)計(jì)最簡(jiǎn)組合邏輯電路

3.清楚了解譯碼器74138的功能

4.清楚了解四選一、八選一數(shù)據(jù)選擇器的功能

5.利用譯碼器和數(shù)據(jù)選擇器構(gòu)成中規(guī)模組合邏輯電路

2各考點(diǎn)分析

1.組合邏輯電路的分析

所謂的組合邏輯電路分析就是指,給出一個(gè)組合邏輯電路,要求你畫出它的真值表,抽取出邏輯表達(dá)式,并用自然語言描述出來。這是一個(gè)并不復(fù)雜的過程,因?yàn)榻o出來的都是門電路,很容易得到真值表。得到真值表后,抽取邏輯表達(dá)式的過程可能有的同學(xué)忘記了,這里簡(jiǎn)單說一下。舉個(gè)栗子,如下圖的真值表,我們找到對(duì)應(yīng)輸出是“1”的兩行輸入,然后把他們加起來,就是我們得到的最初的邏輯表達(dá)式,看情況化簡(jiǎn)一下,最后描述一下“這是一個(gè)三變量一致電路”。

圖片

圖片

2.用門電路設(shè)計(jì)最簡(jiǎn)組合邏輯電路

設(shè)計(jì)其實(shí)和分析大同小異,關(guān)鍵在于題設(shè)的問題。題設(shè)一般會(huì)給出一個(gè)實(shí)際要求,比如“設(shè)計(jì)三人表決電路”等等。這里我們首先要做的就是根據(jù)要求畫真值表,然后根據(jù)真值表抽象出表達(dá)式并化簡(jiǎn),根據(jù)化簡(jiǎn)結(jié)果,使用門電路搭建即可。個(gè)人認(rèn)為考試之中不會(huì)過多的糾結(jié)于你的電路設(shè)計(jì)是不是最簡(jiǎn),只要你得出的邏輯表達(dá)式是最簡(jiǎn)的,并根據(jù)這個(gè)最簡(jiǎn)表達(dá)式搭建了電路,就可以算是最簡(jiǎn)電路。

3.譯碼器74138功能以及搭建中規(guī)模組合邏輯電路

譯碼器說白了就是把輸入的一個(gè)N位二進(jìn)制數(shù)轉(zhuǎn)化為對(duì)應(yīng)十進(jìn)制的輸出,當(dāng)然輸出是對(duì)應(yīng)Yk高(低)電平而已。74138就是一個(gè)3-8線譯碼器,輸入一個(gè)三位二進(jìn)制數(shù),對(duì)應(yīng)后面八個(gè)輸出端的某一個(gè)輸出端輸出。其輸入高電平有效,輸出低電平譯中,并且當(dāng)選通端S1=1,S2(非)=S3(非)=0時(shí)正常工作。這里一定要注意這個(gè)輸出是“非”,使用時(shí)一定要注意摩根定律的應(yīng)用。

圖片

圖片

仔細(xì)觀察上右圖,可以很明顯的發(fā)現(xiàn),每一個(gè)輸出都對(duì)應(yīng)輸入的一個(gè)最小項(xiàng),而任意的邏輯表達(dá)式都可化為最小項(xiàng)之和的形式,因此譯碼器可以用來構(gòu)建任意的組合邏輯電路。如果用74138,因?yàn)檫壿嫳磉_(dá)式是最小項(xiàng)之和的形式,因此一定要注意用摩根定律變成與非-與非式,因?yàn)檫@樣的結(jié)果才可以用74138的輸出接與非門實(shí)現(xiàn)。

4.數(shù)據(jù)選擇器以及搭建中規(guī)模組合邏輯電路

數(shù)據(jù)選擇器就是在給定一組數(shù)據(jù)(D0--DK)之后,你想輸出誰,就給地址段一個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)。比如我想在一個(gè)四選一的數(shù)據(jù)選擇器里輸出D1的數(shù)據(jù),那么我的地址端A1
A0就要輸入“0 1”,注意這里地址端的順序。如此,數(shù)據(jù)選擇器的輸出就明朗了:

圖片

有趣的是,數(shù)據(jù)選擇器的輸出也是最小項(xiàng)之和的形式,因此也可以用于表示任意的邏輯表達(dá)式。當(dāng)然這里要注意的一點(diǎn)是,譯碼器有N位地址端就最多能表示N變量的表達(dá)式,但是數(shù)據(jù)選擇器可以表示N+1位變量,因?yàn)橛袛?shù)據(jù)端Dk。舉個(gè)栗子:

圖片

這樣數(shù)據(jù)選擇器的接線就是下圖的樣子:

圖片

至于八選一的數(shù)據(jù)選擇器,TTL的是用74153兩片接在一起出來的,CMOS的是CC4512直接八選一,具體情況大同小異,請(qǐng)讀者自行閱讀。

Last but not least,以上所說的中規(guī)模組合邏輯電路的最開始一步都是畫真值表然后得到邏輯表達(dá)式,然后再去思考怎樣拼接電路的問題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 譯碼器
    +關(guān)注

    關(guān)注

    4

    文章

    310

    瀏覽量

    50260
  • 門電路
    +關(guān)注

    關(guān)注

    7

    文章

    199

    瀏覽量

    40101
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1595

    瀏覽量

    80379
  • 組合邏輯電路
    +關(guān)注

    關(guān)注

    6

    文章

    70

    瀏覽量

    14602
  • 選擇器
    +關(guān)注

    關(guān)注

    0

    文章

    106

    瀏覽量

    14506
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    組合邏輯電路電子教案

    組合邏輯電路電子教案:數(shù)字邏輯電路可分為兩大類: 一類叫組合邏輯電路;另一類叫時(shí)序邏輯電路。本章
    發(fā)表于 09-01 08:58 ?0次下載

    基本組合邏輯電路

    基本組合邏輯電路 一、 實(shí)驗(yàn)?zāi)康?⒈ 掌握一般組合邏輯電路的分析和設(shè)計(jì)方法。?⒉ 熟悉集成優(yōu)先編碼器的邏輯功能及簡(jiǎn)單應(yīng)用。
    發(fā)表于 09-24 22:14 ?2630次閱讀

    組合邏輯電路的分析與設(shè)計(jì)-邏輯代數(shù)

    組合邏輯電路的分析與設(shè)計(jì)-邏輯代數(shù)   在任何時(shí)刻,輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合,而與先前狀態(tài)無關(guān)的邏輯電路稱為
    發(fā)表于 04-07 10:07 ?3158次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>的分析與設(shè)計(jì)-<b class='flag-5'>邏輯</b>代數(shù)

    組合邏輯電路的分析

    組合邏輯電路的分析   分析組合邏輯電路的目的是為了確定已知電路邏輯功能,其步驟大致如下: 
    發(fā)表于 04-07 10:11 ?7722次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>的分析

    組合邏輯電路的設(shè)計(jì)

    組合邏輯電路的設(shè)計(jì) 組合邏輯電路的設(shè)計(jì)與分析過程相反,其步驟大致如下: ?。?)根據(jù)對(duì)電路邏輯
    發(fā)表于 04-07 10:12 ?1.3w次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>的設(shè)計(jì)

    時(shí)序邏輯電路相關(guān)知識(shí)概述

    主要講了時(shí)序邏輯電路相關(guān)知識(shí),能夠方便大家學(xué)習(xí)使用
    發(fā)表于 02-29 14:25 ?0次下載

    組合邏輯電路的分析與設(shè)計(jì)

    電子專業(yè)單片機(jī)相關(guān)知識(shí)學(xué)習(xí)教材資料之組合邏輯電路的分析與設(shè)計(jì)
    發(fā)表于 09-02 14:30 ?0次下載

    什么是組合邏輯電路,組合邏輯電路的基本特點(diǎn)和種類詳解

    邏輯電路按其邏輯功能和結(jié)構(gòu)特點(diǎn)可分為組合邏輯電路和時(shí)序邏輯電路
    發(fā)表于 05-22 15:15 ?7.5w次閱讀
    什么是<b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>,<b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>的基本特點(diǎn)和種類詳解

    組合邏輯電路實(shí)驗(yàn)原理

    邏輯電路按其邏輯功能和結(jié)構(gòu)特點(diǎn)可分為組合邏輯電路和時(shí)序邏輯電路。單一的與門、或門、與非門、或非門、非門等
    發(fā)表于 01-30 17:05 ?6.6w次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>實(shí)驗(yàn)原理

    組合邏輯電路和時(shí)序邏輯電路比較_組合邏輯電路和時(shí)序邏輯電路有什么區(qū)別

    組合邏輯電路和時(shí)序邏輯電路都是數(shù)字電路,組合邏輯電路邏輯
    發(fā)表于 01-30 17:26 ?9.3w次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>和時(shí)序<b class='flag-5'>邏輯電路</b>比較_<b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>和時(shí)序<b class='flag-5'>邏輯電路</b>有什么區(qū)別

    什么是組合邏輯電路_組合邏輯的分類

    組合邏輯電路是無記憶數(shù)字邏輯電路,其任何時(shí)刻的輸出僅取決于其輸入的組合.
    的頭像 發(fā)表于 06-22 10:53 ?4.9w次閱讀
    什么是<b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>_<b class='flag-5'>組合</b><b class='flag-5'>邏輯</b>的分類

    什么是組合邏輯電路 如何使用verilog描述組合邏輯電路

    邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定的輸出信號(hào)僅僅取決于該時(shí)刻的輸入信號(hào),而與過去的輸入信號(hào)無關(guān),即與輸入信號(hào)作用前的狀態(tài)無關(guān),這樣的電路稱為組合邏輯電路。
    發(fā)表于 08-08 10:40 ?5756次閱讀
    什么是<b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b> 如何使用verilog描述<b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>

    組合邏輯電路的分析和設(shè)計(jì)

    所謂組合邏輯電路的分析,就是根據(jù)給定的邏輯電路圖,求出電路邏輯功能。
    的頭像 發(fā)表于 03-06 14:37 ?3262次閱讀

    組合邏輯電路和時(shí)序邏輯電路的區(qū)別和聯(lián)系

    數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn),可以分成兩大類,一類叫組合邏輯電路(簡(jiǎn)稱組合電路),另一類叫做時(shí)
    的頭像 發(fā)表于 03-14 17:06 ?6523次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>和時(shí)序<b class='flag-5'>邏輯電路</b>的區(qū)別和聯(lián)系

    組合邏輯電路之與或邏輯

    當(dāng)邏輯電路由多個(gè)邏輯門組成且不含存儲(chǔ)電路,對(duì)于給定的輸入變量組合將產(chǎn)生確定的輸出,則這種邏輯電路稱為組合
    的頭像 發(fā)表于 02-04 11:46 ?1475次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯電路</b>之與或<b class='flag-5'>邏輯</b>