選ADC做外圍電路的時(shí)候，需要考慮些什么？

今日正文

(1)怎么看ADC

一個(gè)ADC，可以把它簡(jiǎn)單的看成這樣一個(gè)器件，三個(gè)輸入，一個(gè)輸出。

三個(gè)輸入分別是模擬射頻信號(hào)輸入，時(shí)鐘輸入和電源輸入。

一個(gè)輸出為數(shù)字采樣信號(hào)輸出。

(2)ADC的電源選型

市面上有很多型號(hào)的LDO和DC-DC，到底應(yīng)該選擇哪種呢。按理說(shuō)，指標(biāo)最高的一般都沒(méi)問(wèn)題，但是關(guān)鍵指標(biāo)高的那不是貴么？所以要是能選個(gè)指標(biāo)沒(méi)那么好，但是和所用ADC搭配剛剛好的器件，那不是又便宜又性能OK么？

與ADC的電源選型相關(guān)的，就是ADC的PSSR和PSMR。

當(dāng)噪聲從ADC的電源端引入的時(shí)候，噪聲可能會(huì)直接出現(xiàn)在ADC的輸出端，也有可能是噪聲與模擬輸入信號(hào)產(chǎn)生的調(diào)制信號(hào)出現(xiàn)在ADC的輸出端。

舉個(gè)例子，假設(shè)疊加在DC上的噪聲信號(hào)的頻率為1MHz，模擬輸入信號(hào)為100MHz，而PSSR關(guān)注的是ADC輸出端的1MHz頻率處的幅度，而PSMR則關(guān)注的是ADC輸出端在101MHz和99MHz頻率處的幅度。

ADC廠家的手冊(cè)上，很多都沒(méi)有PSSR和PSMR的詳細(xì)指標(biāo)。

如果我們對(duì)LDO和DCDC的成本敏感的話，比如說(shuō)出貨量很大，單個(gè)器件省點(diǎn)就能省下一大筆錢的話，可能就需要自己做些預(yù)研工作，測(cè)試一下ADC的PSSR和PSMR隨頻率變化的曲線，以此來(lái)選擇合適的電源器件。

如果不敏感的話，可能就不費(fèi)那個(gè)事了，直接高指標(biāo)的電源器件+高抑制的電源濾波，完事。

(3)ADC的時(shí)鐘電路

如上圖所示，當(dāng)時(shí)鐘邊沿有抖動(dòng)的時(shí)候，采樣的時(shí)刻也會(huì)有抖動(dòng)，這樣對(duì)應(yīng)的采樣數(shù)據(jù)也會(huì)有抖動(dòng)，而且輸入頻率越高，由于時(shí)鐘抖動(dòng)帶來(lái)的幅度變化越大。

所以，在評(píng)估ADC的時(shí)鐘是否符合要求的時(shí)候，需要綜合考慮時(shí)鐘的抖動(dòng)帶來(lái)的影響。

采樣時(shí)鐘抖動(dòng)Tj是由時(shí)鐘源(Tjclk)和內(nèi)部ADC孔徑抖動(dòng)(Tjapt)產(chǎn)生的抖動(dòng)的組合,即：

由總抖動(dòng)導(dǎo)致的ADC的SNR下降，可按以下公式進(jìn)行計(jì)算：

具體推導(dǎo)如下：

這個(gè)公式，是假定影響ADC的SNR的只有抖動(dòng)本身，而ADC的SNR為無(wú)窮大。

但是，ADC本身受量化噪聲和熱噪聲的影響，所以自身有一個(gè)SNR，假設(shè)為SNRADC，則：

這邊的單位會(huì)有點(diǎn)繞，本質(zhì)上就是由抖動(dòng)計(jì)算出來(lái)的SNR的單位是dBc，也就是說(shuō)以信號(hào)的大小為基準(zhǔn)的；但是加上ADC本身的SNR之后，由于手冊(cè)上計(jì)算SNR時(shí)，都是基于-1dBFS來(lái)得到的，所以兩者結(jié)合起來(lái)的時(shí)候，劃歸到統(tǒng)一的單位，即dBFS，所以會(huì)有BO這一項(xiàng)。

(4)ADC的輸入電路

對(duì)ADC的輸入電路進(jìn)行設(shè)計(jì)的時(shí)候，需要根據(jù)具體要求，來(lái)設(shè)計(jì)電路。

同時(shí)還要考慮抗混疊濾波器。

設(shè)計(jì)完的電路，拿不準(zhǔn)的時(shí)候，可以用仿真來(lái)驗(yàn)證。