一文了解硅通孔(TSV)及玻璃通孔(TGV)技術(shù)

原創(chuàng) ：圓圓De圓 半導(dǎo)體全解

封裝技術(shù)是半導(dǎo)體工業(yè)最為主要的工藝之一，按照封裝的外形，可將封裝分為插孔式封裝、表面貼片式封裝、BGA 封裝、芯片尺寸封裝(CSP)，單芯片模塊封裝(SCM，印制電路板(PCB)上的布線與集成路(IC)板焊盤(pán)之間的縫隙匹配)，多芯片模塊封裝(MCM, 可集成異質(zhì)芯片)，晶圓級(jí)封裝(WLP，包括扇出型晶圓級(jí)封裝(FOWLP)、微型表面貼裝元器件(microSMD)等)，三維封裝(微凸塊互連封裝、TSV 互連封裝等)，系統(tǒng)封裝(SIP)，芯片系統(tǒng)(SOC)。

3D封裝的形式主要分為填埋型(將器件填埋于多層布線內(nèi)或填埋在基板內(nèi)部)、有源基板型(硅圓片集成：先把元器件和晶圓基板集成化，形成有源基板；接著布置多層互連線，并在頂層裝配其它芯片或元器件)和疊層型(硅片與硅片堆疊、芯片與硅片堆疊和芯片與芯片堆疊)三類。

3D互連的方式包括引線鍵合(wire bonding，WB)、倒裝芯片(flip chip, FC)、硅通孔(through silicon via, TSV)、薄膜導(dǎo)線(film conductor)等。TSV實(shí)現(xiàn)了芯片間的垂直互連，由于垂直互連線的距離最短、強(qiáng)度較高，更易實(shí)現(xiàn)小型化、高密度、高性能、多功能化異質(zhì)結(jié)構(gòu)的封裝，與此同時(shí)還可互連異種材質(zhì)的芯片；目前采用TSV工藝微電子制造技術(shù)有兩種：三維電路封裝(3D IC integration)和三維硅封裝(3D Si integration)。兩種形式的不同在于：(1) 三維電路封裝需要把芯片電極制備成為凸點(diǎn)，凸點(diǎn)間進(jìn)行互連(通過(guò)粘結(jié)、熔合、焊接等手段鍵合)，而三維硅封裝是芯片與芯片的直接互連(氧化物之間的鍵合以及Cu-Cu鍵合)。(2) 三維電路集成技術(shù)可以通過(guò)晶圓片之間鍵合實(shí)現(xiàn)(三維電路封裝、三維硅封裝)，芯片-芯片鍵合和芯片-晶圓片鍵合僅能采用三維電路封裝。(3) 三維電路封裝工藝集成的芯片之間存在空隙，需填充介質(zhì)材料以調(diào)整系統(tǒng)的熱導(dǎo)率、熱膨脹系數(shù)保證系統(tǒng)的機(jī)械、電性能的穩(wěn)定性；三維硅封裝工藝集成的芯片之間沒(méi)有空隙，且芯片的功耗、體積、重量較小，電性能優(yōu)良。

TSV工藝能夠構(gòu)建穿過(guò)襯底的垂直信號(hào)通路，并連接襯底頂部及底部的RDL形成三維的導(dǎo)體通路，因此TSV工藝是構(gòu)建三維無(wú)源器件結(jié)構(gòu)的重要基石之一。根據(jù)與前道工序(front end of line，F(xiàn)EOL)及后道工序(back end of line，BEOL)之間的先后順序，TSV工藝可分為三種主流的制造流程，分別是先通孔(ViaFirst)，中通孔(Via Middle)及后通孔(Via Last)工藝流程，如圖所示。

一、通孔刻蝕工藝通孔刻蝕工藝是制造TSV結(jié)構(gòu)的關(guān)鍵，選擇合適的刻蝕工藝能有效提升TSV的機(jī)械強(qiáng)度與電學(xué)特性，并進(jìn)一步關(guān)系到TSV三維器件的整體可靠性。目前主流的TSV通孔刻蝕工藝主要有四種：分別是深反應(yīng)離子刻蝕法(DeepReactive Ion Etching, DRIE)、濕法刻蝕法、光輔助電化學(xué)刻蝕法(photo-assisted electrochemical etching, PAECE)與激光鉆孔法。(1) 深反應(yīng)離子刻蝕法(DeepReactive Ion Etching, DRIE)深反應(yīng)離子刻蝕也即DRIE工藝是最為常用的TSV刻蝕工藝，其主要被用于實(shí)現(xiàn)高深寬比的TSV通孔結(jié)構(gòu)。傳統(tǒng)的等離子體刻蝕工藝一般僅能實(shí)現(xiàn)數(shù)微米的刻蝕深度，且刻蝕速率低，缺乏刻蝕掩模選擇性。Bosch公司在此基礎(chǔ)上進(jìn)行了相應(yīng)的工藝改進(jìn)，通過(guò)采用SF6作為反應(yīng)氣體并在刻蝕過(guò)程中釋放C4F8氣體來(lái)作為側(cè)壁的鈍化保護(hù)，經(jīng)改進(jìn)后的DRIE工藝適于刻蝕高深寬比通孔，因此按其發(fā)明者名稱也被稱為Bosch 工藝。下圖為通過(guò)DRIE工藝刻蝕形成的高深寬比通孔的照片。

DRIE工藝雖然因其良好的可控性被廣泛應(yīng)用于TSV工藝流程中，但其缺點(diǎn)是側(cè)壁平整度較差，同時(shí)會(huì)形成扇貝形狀的褶皺缺陷，且該缺陷在刻蝕高深寬比通孔時(shí)更為顯著。(2)濕法刻蝕濕法刻蝕采用掩模版與化學(xué)腐蝕結(jié)合的方式實(shí)現(xiàn)通孔的刻蝕。最常選用的腐蝕溶液是KOH，其能腐蝕硅襯底上不受掩模版保護(hù)的位置，進(jìn)而形成所需的通孔結(jié)構(gòu)。濕法刻蝕是最早被研發(fā)出的通孔刻蝕工藝，由于其工藝步驟與所需設(shè)備均較為簡(jiǎn)單，使其適用于低成本下TSV的大批量生產(chǎn)。但其化學(xué)腐蝕的機(jī)制，決定了該方法所形成的通孔會(huì)受到硅片的晶向影響，使刻蝕出的通孔非垂直而是呈現(xiàn)明顯的頂部寬底部窄的現(xiàn)象，這一缺陷限制了濕法刻蝕在TSV制造中的應(yīng)用。(3)光輔助電化學(xué)刻蝕法(photo-assisted electrochemical etching, PAECE)光輔助電化學(xué)刻蝕法PAECE，其基本原理是利用紫外光照射加速電子-空穴對(duì)的產(chǎn)生，以此加速電化學(xué)刻蝕過(guò)程。與廣泛使用的DRIE工藝相比，PAECE工藝更適用于刻蝕大于100:1的超大深寬比通孔結(jié)構(gòu)，但其缺點(diǎn)是刻蝕深度的可控性弱于DRIE，其技術(shù)可能需要進(jìn)一步的研究與工藝改進(jìn)。

(4)激光鉆孔與前述三種方法不同，激光鉆孔法是純粹的物理方法，主要通過(guò)高能激光照射使指定區(qū)域的襯底材料熔化并蒸發(fā)，以物理方式實(shí)現(xiàn)TSV的通孔構(gòu)建。利用激光鉆孔法形成的通孔深寬比高，且側(cè)壁基本垂直，但由于激光鉆孔實(shí)質(zhì)上是采用了局部加熱的方式來(lái)形成通孔，TSV的孔壁會(huì)受到熱損傷的負(fù)面影響而降低可靠性。

二、襯墊層淀積工藝制造TSV另一項(xiàng)關(guān)鍵關(guān)鍵技術(shù)是襯墊層淀積工藝。襯墊層淀積工藝在通孔刻蝕后執(zhí)行，淀積的襯墊層一般為SiO2等氧化物，襯墊層位于TSV的內(nèi)部導(dǎo)體與襯底之間，主要起到隔離直流電流泄露的作用。除淀積氧化物外，還需為了下一工序的導(dǎo)體填充淀積阻擋層與種子層。所制造的襯墊層需滿足以下兩點(diǎn)基本要求：第一，絕緣層所具有的擊穿電壓應(yīng)滿足TSV的實(shí)際工作需求；第二，所淀積的各層一致性強(qiáng)，且相互間具有良好的附著力。下圖為采用等離子增強(qiáng)型化學(xué)氣相淀積法(Plasma Enhanced Chemical Vapor Deposition, PECVD)淀積襯墊層的照片。

對(duì)于選擇的TSV制造流程不同，沉積工藝也需相應(yīng)調(diào)整。對(duì)于前通孔工藝流程，可采用高溫沉積工藝以提高氧化層的質(zhì)量。典型的高溫沉積可采用基于四乙基正硅酸鹽(TEOS)結(jié)合熱氧化工藝的方式來(lái)形成高度一致的高質(zhì)量SiO2絕緣層。而對(duì)于中通孔及后通孔工藝流程，由于淀積時(shí)BEOL工序已完成，需采用低溫方法以保證與BEOL材料的兼容性。在該種條件下，淀積溫度應(yīng)被限定在450°內(nèi)，包括采用PECVD 淀積SiO2或SiNx作為絕緣層。另一種常用方式是采用原子層沉積技術(shù)(Atomic Layer Deposition, ALD)來(lái)沉積Al2O3以獲得更為致密的絕緣層。三、金屬填充工藝TSV的填充工藝緊接著襯墊層淀積工藝之后進(jìn)行，是決定TSV質(zhì)量的另一項(xiàng)關(guān)鍵技術(shù)。可填充的材料依據(jù)采用的工藝不同，包括摻雜多晶硅、鎢、碳納米管等，但最主流的仍是電鍍銅，這是因?yàn)槠涔に嚦墒?，且電?dǎo)率與熱導(dǎo)率均相對(duì)較高。按其在通孔內(nèi)電鍍速率的分布差異，可將其主要分為亞保形(subconformal)、保形(conformal)、超保形(superconformal)與自底向上(Bottom-up)電鍍法等，如圖所示。

亞保形電鍍法主要應(yīng)用于TSV研究早期，如圖(a)所示，由于電解所提供的Cu離子集中于頂部，而下方補(bǔ)充不足，進(jìn)而造成通孔頂部的電鍍速率要高于頂部以下，因此通孔在被完全填充前頂部會(huì)提前閉合，進(jìn)而在內(nèi)部形成較大的空洞。保形電鍍法的示意圖與照片如圖(b)所示，通過(guò)確保Cu離子的均勻補(bǔ)充而使得通孔內(nèi)各位置的電鍍速率基本一致，因此其內(nèi)部?jī)H會(huì)留下一條接縫，空洞體積遠(yuǎn)小于亞保形電鍍法，因而被廣泛應(yīng)用。而為了進(jìn)一步實(shí)現(xiàn)無(wú)空洞的填充效果，超保形電鍍法被提出以優(yōu)化保形電鍍法，如圖(c)所示，通過(guò)控制Cu離子供應(yīng)使得底部的填充速率略高于其它位置，從而優(yōu)化填充速率由下至上的階梯度來(lái)完全消除保形電鍍法所留下的接縫，以實(shí)現(xiàn)完全無(wú)空洞的金屬銅填充。自底向上電鍍法可被認(rèn)為是超保形法中的一種特殊情況，此時(shí)除底部外的電鍍速率均被抑制為零，僅從底部逐漸向上電鍍至頂部，該方法除具有保形電鍍法的無(wú)空洞優(yōu)勢(shì)外，還能有效的減少整體電鍍用時(shí)，因而在近年來(lái)得到了廣泛的研究。四、RDL工藝技術(shù)RDL工藝是三維封裝工藝中一項(xiàng)必不可少的基礎(chǔ)技術(shù)，可通過(guò)該工藝在襯底的正反兩面制造金屬互連，以實(shí)現(xiàn)端口的重新分配或封裝間互連的目的，因此RDL工藝被廣泛應(yīng)用于扇入-扇出或2.5D/3D封裝體系內(nèi)。在構(gòu)建三維器件的過(guò)程中，RDL工藝通常被應(yīng)用于互連TSV以實(shí)現(xiàn)多種多樣的三維器件結(jié)構(gòu)。目前主流的RDL工藝主要有兩種，第一種基于感光高分子聚合物，并結(jié)合電鍍銅與刻蝕工藝實(shí)現(xiàn)；另一種則采用Cu大馬士革工藝結(jié)合PECVD與化學(xué)機(jī)械拋光(ChemicalMechanical Polishing, CMP)工藝實(shí)現(xiàn)。下面將分別介紹這兩種RDL的主流工藝路徑。

基于感光高分子聚合物的RDL工藝如上圖所示。首先，通過(guò)旋轉(zhuǎn)在晶圓表面涂覆一層PI或BCB膠，加熱固化后使用光刻工藝在所需位置進(jìn)行開(kāi)孔，之后進(jìn)行刻蝕。接著，在去除光刻膠后通過(guò)物理氣相沉積工藝(Physical Vapor Deposition，PVD)在晶圓上濺射Ti與Cu，分別作為阻擋層與種子層。下一步，結(jié)合光刻與電鍍Cu工藝在暴露出的Ti/Cu層上制造第一層RDL，然后去除掉光刻膠并刻蝕掉多余的Ti與 Cu。重復(fù)上述步驟即可形成多層的RDL結(jié)構(gòu)。該方法目前在工業(yè)界中運(yùn)用更為廣泛。另一種制造RDL的方法則主要基于Cu大馬士革工藝，并結(jié)合了PECVD與CMP工藝。該方法與基于感光高分子聚合物的RDL工藝的思路不同之處在于：在制造每一層的第一步時(shí)，先采用PECVD淀積SiO2或Si3N4作為絕緣層，之后利用光刻與反應(yīng)離子刻蝕在絕緣層上形成窗口，并分別濺射Ti/Cu的阻擋/種子層與導(dǎo)體銅，之后采用CMP工藝將導(dǎo)體層減薄至所需厚度，即形成了一層RDL或通孔層。下圖為基于Cu大馬士革工藝構(gòu)建的多層RDL剖面示意圖與照片，可以觀察到TSV首先與通孔層V01連接，之后從下至上按RDL1、通孔層V12、RDL2的順序依次疊加。每一層RDL或通孔層均按照上述方法被依次制造。由于該RDL流程需要采用CMP工藝， 導(dǎo)致其制造成本高于基于感光高分子聚合物的RDL工藝流程，因此其應(yīng)用廣泛度相對(duì)較低。

五、IPD 工藝技術(shù)對(duì)于三維器件的制造，除了直接片上集成于MMIC之外，IPD工藝提供了另一種更為靈活的技術(shù)路徑。集成無(wú)源器件也即IPD工藝，是通過(guò)將包括片上型電感器、電容器、電阻器、巴倫轉(zhuǎn)換器等無(wú)源器件的任意組合集成于單獨(dú)的襯底上，以形成可按設(shè)計(jì)需求靈活調(diào)用的轉(zhuǎn)接板形式的無(wú)源器件庫(kù)。由于在IPD工藝中，無(wú)源器件被制造并直接集成于轉(zhuǎn)接板上，因此其工藝流程相較IC片上集成更為簡(jiǎn)單，成本較低，并可作為無(wú)源器件庫(kù)被提前量產(chǎn)。對(duì)于TSV三維無(wú)源器件制造而言，IPD更是能有效抵消包括TSV與RDL在內(nèi)的三維封裝工藝的成本負(fù)擔(dān)。除成本優(yōu)勢(shì)外，IPD的另一優(yōu)點(diǎn)是靈活度較高。IPD的靈活性之一體現(xiàn)在集成方式較為多樣，如下圖所示。除了如圖(a)所示通過(guò)倒裝焊工藝或圖(b)所示通過(guò)鍵合工藝將IPD直接集成于封裝基板的兩種基礎(chǔ)方式外，還可如圖(c)-(e)所示在一層IPD上集成另一層IPD，以實(shí)現(xiàn)更為廣泛的無(wú)源器件組合。同時(shí)，可如圖(f)所示，進(jìn)一步將IPD作為轉(zhuǎn)接板，在上方直接埋置集成芯片，以直接構(gòu)建高密度的封裝系統(tǒng)。

當(dāng)采用IPD構(gòu)建三維無(wú)源器件時(shí)，同樣可采用TSV工藝與RDL工藝，其工藝流程與前述的片上集成加工方式基本一致，不再重復(fù)贅述；區(qū)別是由于集成的對(duì)象由芯片改為了轉(zhuǎn)接板，因此無(wú)需額外考慮采用的三維封裝工藝對(duì)有源區(qū)與互連層的影響。這進(jìn)一步引申出了IPD的另一項(xiàng)關(guān)鍵靈活性：可根據(jù)無(wú)源器件設(shè)計(jì)需求靈活地選擇多種多樣的襯底材料。IPD可選用的襯底材料不僅是Si、GaN等常用半導(dǎo)體襯底材料，還包括Al2O3陶瓷、低溫/高溫共燒陶瓷、玻璃基板等，該特點(diǎn)有效擴(kuò)展了IPD所集成無(wú)源器件的設(shè)計(jì)靈活度。例如，IPD集成的三維無(wú)源電感器結(jié)構(gòu)，可采用玻璃基板來(lái)有效提高電感器的性能。與TSV這一概念相對(duì)的，在玻璃基板上制造的通孔也被稱為玻璃通孔(throughglassvia,TGV)?；贗PD與TGV工藝制造的三維電感器照片如下圖所示，由于玻璃襯底的電阻率遠(yuǎn)高于Si等常規(guī)半導(dǎo)體材料，因此TGV三維電感器具有更優(yōu)異的絕緣特性，在高頻下襯底寄生效應(yīng)所造成的插入損耗要遠(yuǎn)小于常規(guī)TSV三維電感器。

另一方面，還可在玻璃襯底IPD上通過(guò)薄膜淀積工藝制造金屬-絕緣體-金屬(Metal-Insulator-Metal, MIM)電容器，和TGV三維電感器互連以形成三維無(wú)源濾波器結(jié)構(gòu)。因此，IPD工藝用于開(kāi)發(fā)新型三維無(wú)源器件具有廣闊的應(yīng)用潛力。

參考文獻(xiàn)：

(1)孫云娜 硅通孔互連_TSV_封裝體的熱機(jī)械特性研究[D].

(2)熊偉 基于硅通孔的三維微波無(wú)源器件設(shè)計(jì)研究[D].

(3)廣發(fā)證券 半導(dǎo)體設(shè)備行業(yè)系列研究：玻璃基板從零到一，TGV為關(guān)鍵工藝[C].

(4)東方財(cái)富證券 電子設(shè)備行業(yè)專題研究：Chiplet與先進(jìn)封裝共塑后摩爾時(shí)代半導(dǎo)體產(chǎn)業(yè)鏈新格局[C].

(5)LPKF Vitrion? 5000[C].

【近期會(huì)議】

10月30-31日，由寬禁帶半導(dǎo)體國(guó)家工程研究中心主辦的“化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用大會(huì)”將首次與大家在江蘇·常州相見(jiàn)，邀您齊聚常州新城希爾頓酒店，解耦產(chǎn)業(yè)鏈?zhǔn)袌?chǎng)布局！

11月28-29日，“第二屆半導(dǎo)體先進(jìn)封測(cè)產(chǎn)業(yè)技術(shù)創(chuàng)新大會(huì)”將再次與各位相見(jiàn)于廈門(mén)，秉承“延續(xù)去年，創(chuàng)新今年”的思想，仍將由云天半導(dǎo)體與廈門(mén)大學(xué)聯(lián)合主辦，雅時(shí)國(guó)際商訊承辦，邀您齊聚廈門(mén)·海滄融信華邑酒店共探行業(yè)發(fā)展！

審核編輯 黃宇