0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

iIeQ_mwrfnet ? 2018-04-22 11:51 ? 次閱讀

摘要:這兩年,化合物半導(dǎo)體的發(fā)展得到國家的大力支持,化合物半導(dǎo)體具有高的電子遷移率,高的反向擊穿電壓等特性,在移動終端上得到廣泛的應(yīng)用。而創(chuàng)建化合物半導(dǎo)體的器件模型,供集成電路設(shè)計(jì)者用于設(shè)計(jì)復(fù)雜集成電路,是集成電路代工廠的關(guān)鍵技術(shù)之一?;衔锂愘|(zhì)PN結(jié),則是組成HBT的最基本結(jié)構(gòu),有必要系統(tǒng)地分析、創(chuàng)建PN結(jié)的電路仿真模型。經(jīng)過幾十年的發(fā)展,基于Si制程的PN結(jié)數(shù)學(xué)模型已經(jīng)完善,但缺乏對化合物半導(dǎo)體的異質(zhì)PN結(jié)模型的相關(guān)著述?;赟i制程的數(shù)學(xué)模型,應(yīng)用到砷化鎵制程,并用Verilog-A實(shí)現(xiàn)電路仿真模型的創(chuàng)建。最后,給出對應(yīng)模型參數(shù)的提取方法,確保模型DC特性、RF特性的仿真結(jié)果跟實(shí)際測試數(shù)據(jù)高度一致。通過對砷化鎵制程的PN結(jié)測量、建模,可以得出該Verilog-A模型的正確性、通用性。

引言

近年來,我國大力發(fā)展化合物半導(dǎo)體的制造技術(shù)。跟Si制程的BJT、CMOS相比,由于GaAs制程的HBT pHEMT具有高的電子遷移速率,高的擊穿電壓等特性,被廣泛用來設(shè)計(jì)移動終端的PA、LNA。

PN結(jié)是半導(dǎo)體器件最基本的結(jié)構(gòu),是組成晶體管、場效應(yīng)管等半導(dǎo)體器件的基本單元。因此,對化合物半導(dǎo)體的異質(zhì)PN結(jié)的電性能特性的測量和建模就尤為重要。

本文的從PN二極管的物理結(jié)構(gòu)、電特性測量、器件模型及其參數(shù)優(yōu)化,最后到模型的比對展開,論述一個半導(dǎo)體器件建模的整個過程。

器件的數(shù)學(xué)模型,科學(xué)家們做了大量的研究,同時還在不斷維護(hù)升級器件模型,使器件模型與不斷升級的半導(dǎo)體工藝相匹配。不同的半導(dǎo)體制程,比如Si、GaAs、GaN等,PN結(jié)的模型僅僅是模型參數(shù)上的差別。因此,在模型參數(shù)的提取上,通常的做法是通過建模軟件來調(diào)整參數(shù),使得仿真曲線和測量曲線重合。考慮到二極管的數(shù)學(xué)模型的相對比較簡單,本文將采用建模上的常規(guī)做法提取參數(shù),順便簡單介紹數(shù)學(xué)分析的提取手段。

最后,是器件的數(shù)學(xué)模型到電路仿真模型的實(shí)現(xiàn),本文采用語法靈活的Verilog-A語言來描述。并總結(jié)二極管建模過程中所需要經(jīng)歷的一般步驟。

1、PN結(jié)電性能測量

1.1DC特性

使用半導(dǎo)體分析儀,測量PN結(jié)的正向和反向DC特性。

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

圖1、二極管的DC IV曲線

1.2 RF特性

使用半導(dǎo)體分析儀和矢量網(wǎng)絡(luò)分析儀組成的高頻測量環(huán)境,測試CV曲線。

矢量網(wǎng)絡(luò)分析儀設(shè)置固定頻率110MHz,半導(dǎo)體分析儀掃偏壓-2~1.45V;得到一組S_vs_V數(shù)據(jù),轉(zhuǎn)換成Y_vs_V,再經(jīng)過數(shù)學(xué)變換: Zd=-2/(Y12+Y21),得到Zd_vs_V阻抗-偏壓曲線,如下:

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

圖2、二極管的Zd_vs_V/阻抗-偏壓曲線

從圖(2)可以得出,Zd的實(shí)部出現(xiàn)負(fù)值,等效為一個負(fù)電阻,這表明該P(yáng)N結(jié)反向偏壓的時候,在勢壘區(qū)發(fā)生量子隧穿效應(yīng)[1],即電子會越過勢壘形成負(fù)電阻。

在結(jié)電容提取上,由于矢量網(wǎng)絡(luò)分析儀的頻率為110MHz,Zd的虛部近似為純電容,因此有:imag(Zd)=-1/(2*PI*freq*C),經(jīng)過換算可以得到C_vs_V曲線,作圖如下:

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

圖3、二極管的CV曲線,對數(shù)坐標(biāo)表示

2、數(shù)學(xué)模型

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

圖4、小信號等效電路

其中,DIODE為內(nèi)部本質(zhì)二極管(Intrinsic diode);二極管的結(jié)電容由Cs、Cd組成。Ls、Rs為引線的寄生電感、寄生電阻。另,根據(jù)DUT的測試結(jié)構(gòu),二極管還存在一組對地電容Cp,上述變換過程得知,測量的RF CV曲線是由π型網(wǎng)絡(luò)的Y12,Y21轉(zhuǎn)換得來的,這組對地電容Cp對CV曲線不產(chǎn)生影響。

2.1 DC數(shù)學(xué)模型[2]

Id=:

通過砷化鎵制程的PN結(jié)測量建模可以得出VerilogA模型的正確性和通用性

其中:

Is: saturation current(leakage current);N: emission coefficient(1≤N≤2);BV: Breakdown voltage;$vt=K * T/q;Ibv=Is * BV / $vt;

2.2 RF數(shù)學(xué)模型[2]

關(guān)于結(jié)電容的模型,采用電量Q來描述。

當(dāng)Vd<Fc*Vj時:

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

當(dāng)Vd≥Fc*Vj時:

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

其中:

Vj: Junction potentialM: Grading coefFc: Forward bias junct parmFcp = Fc * Vj;

通過砷化鎵制程的PN結(jié)測量建模可以得出VerilogA模型的正確性和通用性

3、模型參數(shù)提取

DC參數(shù)提取

二極管開啟電壓附近,對數(shù)坐標(biāo)表示的IV曲線是線性的,在這個線性區(qū),Id的最后兩項(xiàng)Is和Vd*Gmin對Id的貢獻(xiàn)忽略不計(jì),如圖(4);因此,DC模型可以近似為:

兩邊取自然對數(shù),則有:

ln(Id)=ln(Is)+Vd/(N*$vt)

得到一條新的曲線,從線性區(qū)的斜率可以提取到N,把線性區(qū)延伸到Vd=0的軸,可以提取Is。

接著,在大電流區(qū)域,做Rs的提取。

而建模上的做法是調(diào)整模型參數(shù)值,使得模型曲線和測量曲線重疊。如圖:

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

通過砷化鎵制程的PN結(jié)測量建模可以得出VerilogA模型的正確性和通用性

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

圖5、參數(shù)提取

4、電路仿真模型創(chuàng)建

Verilog-A主要是描述組成電路網(wǎng)絡(luò)的節(jié)點(diǎn)以及分支的電壓和電流之間關(guān)系。圖(4)的等效電路模型,要實(shí)現(xiàn)Verilog-A描述,除了本質(zhì)二極管外,還需解決電阻,電感,電容元件。電阻性元件:V=R*I;電感性元件:V=L*ddt(I);電容性元件:I=C*ddt(V)。前兩種是寄生參數(shù)的等效元件,為理想元件。但二極管的節(jié)電容C不再是一個常量,而是偏置電壓Vd的函數(shù),因此,要用電量Q來表示,即:I=ddt(Q)。

且有:

Q=Qs+Qd;

其中:

Qd由渡越時間參數(shù)決定:Qd=Tt * Id。從PN結(jié)的阻抗特性上看,渡越時間參數(shù)Tt貢獻(xiàn)了一個負(fù)電阻,即PN結(jié)反向偏壓的時候,電子的量子隧穿效應(yīng)引起的[1]。

當(dāng)Vd<Fc*Vj時:

通過砷化鎵制程的PN結(jié)測量建模可以得出VerilogA模型的正確性和通用性

上式,令

則,v=Vj*(1-u),有,=>

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

當(dāng)Vd≥Fc*Vj時:

通過砷化鎵制程的PN結(jié)測量建模可以得出VerilogA模型的正確性和通用性

上式積分部分,令

則,? ,有??? ,

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

即:

通過砷化鎵制程的PN結(jié)測量建??梢缘贸鯲erilogA模型的正確性和通用性

根據(jù)上述公式,二極管的Verilog-A模型描述如下:

`include "disciplines.vams"`include "constants.vams"module PN_DIODE(anode, cathode); inout anode, cathode; electrical anode, cathode; parameter real Area = 2; //Area scaling factor parameter real Is = 1.2e-15; //Saturation current [A] parameter real Rs = 0.66; //Series resistance [Ohm] parameter real Ls = 170e-12; // Series inductance[H] parameter real N = 1.80; //Ideality parameter real Tt = 1.2e-10; //Transit time [s] parameter real Cjo = 2.3e-14; //Junction capacitance [F] parameter real Vj = 1.06; //Junction potential [v] parameter real M = 0.336; //Grading coef parameter real Fc = 0.99; //Forward bias junct parm parameter real BV = 25.45; //Breakdown Voltage parameter real Gmin = 1.4e-9; //minimum junction conductance real Vd, Id, Qd, Ibv; real f1, f2, f3, Fcp; electrical in1, in2; analog begin f1 = (Vj/(1 - M))*(1 - pow((1 - Fc), (1 - M))); f2 = pow((1 - Fc), (1 + M)); f3 = 1 - Fc * (1 + M); Fcp = Fc * Vj; Ibv = Is * BV / $vt; Vd = V(in1, cathode); Id = I(in1, cathode); // Intrinsic diode if (Vd < -5 * N * $vt) begin???????????????????? if (Vd == -BV)???????????????????? I(in1, cathode) <+ -Area * Ibv;???????????????????? else if (Vd > -BV) I(in1, cathode) <+ -Area * Is + Vd * Gmin;??????????????????????????? else??????????????????????????? I(in1, cathode) <+ -Area * Is * (exp( -(Vd + BV) / $vt) - 1 + BV / $vt);????????????? end????????????? else????????????? I(in1, cathode) <+ Area * Is * (exp(Vd? / (N * $vt)) - 1) + Vd * Gmin;????????????? // Capacitance (junction and diffusion)????????????? if (Vd <= Fcp)???????????????????? Qd = Tt * Id + Area * Cjo * Vj * (1 - pow((1 - Vd / Vj), (1 - M)))/(1 - M);????????????? else???????????????????? Qd = Tt * Id + Area * Cjo * (f1 + (1 / f2) * (f3 * (Vd - Fcp) + (0.5* M / Vj) * (Vd + Fcp) * (Vd - Fcp)));???????????????????????????????????????? I(in1, cathode) <+ ddt(Qd);???????????????????? V(in2, in1) <+ I(in2, in1) * Rs;???????????????????? V(anode, in2) <+ Ls * ddt(I(anode,in2));??????????? endendmodule

5、總結(jié)

本文中論述的是二極管的小信號模型,適用于半導(dǎo)體材料組成的PN結(jié)以及金屬半導(dǎo)體組成的肖特基PN結(jié)。另外,論述的二極管的模型參數(shù)適用于GaAs HBT制程的Base和Collector材料組成的異質(zhì)結(jié)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1343

    瀏覽量

    109931
  • 建模
    +關(guān)注

    關(guān)注

    1

    文章

    299

    瀏覽量

    60715
  • 砷化鎵
    +關(guān)注

    關(guān)注

    4

    文章

    158

    瀏覽量

    19286

原文標(biāo)題:基于砷化鎵制程的異質(zhì)結(jié)器件建模實(shí)踐

文章出處:【微信號:mwrfnet,微信公眾號:微波射頻網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    PN結(jié)的單向?qū)щ?b class='flag-5'>性

    PN結(jié)的單向?qū)щ?b class='flag-5'>性   P端接電源的正極,N端接電源的負(fù)極稱之為PN結(jié)正偏
    發(fā)表于 11-12 10:24 ?6841次閱讀

    PN結(jié)的原理和單向?qū)щ?b class='flag-5'>性

      采用不同的摻雜工藝將P型半導(dǎo)體和N型半導(dǎo)體制作在同一塊硅片上,在它們的交界面就形成了PN結(jié), PN結(jié)具有單向?qū)щ?b class='flag-5'>性 。
    的頭像 發(fā)表于 12-06 16:44 ?3817次閱讀
    <b class='flag-5'>PN</b><b class='flag-5'>結(jié)</b>的原理和單向?qū)щ?b class='flag-5'>性</b>

    射頻從業(yè)者必看,全球最大的晶圓代工龍頭解讀

    晶圓代工廠。 公司主要從事微波集成電路(GaAs MMIC)晶圓之代工業(yè)務(wù),提供HB
    發(fā)表于 05-27 09:17

    SDRAM控制器實(shí)現(xiàn)FPGA模塊通用性的設(shè)計(jì)方案

    基于SDRAM控制器實(shí)現(xiàn)FPGA模塊通用性的解決方案設(shè)計(jì)
    發(fā)表于 12-22 07:58

    電源布局的通用性規(guī)則

    電源布局的一些通用性規(guī)則
    發(fā)表于 03-03 07:11

    軟件可靠建模研究

    依據(jù)軟件可靠特征,提出以解決軟件開發(fā)邏輯思維正確性建模基本問題的可靠建模思想。給出基于失效過程的軟件可靠
    發(fā)表于 04-21 09:32 ?20次下載

    Stratix IV通過Interlaken通用性測試

    Stratix IV通過Interlaken通用性測試 Altera公司宣布,Stratix IV FPGA通過Interlaken聯(lián)盟的器件通用性測試。Altera認(rèn)證了與使用In
    發(fā)表于 03-10 09:26 ?641次閱讀

    pn結(jié)的單向?qū)щ?b class='flag-5'>性有什么作用

    PN結(jié)加正向電壓時,可以有較大的正向擴(kuò)散電流,即呈現(xiàn)低電阻, 我們稱PN結(jié)導(dǎo)通; PN
    發(fā)表于 01-22 18:57 ?1.5w次閱讀
    <b class='flag-5'>pn</b><b class='flag-5'>結(jié)</b>的單向?qū)щ?b class='flag-5'>性</b>有什么作用

    pn結(jié)的單向?qū)щ?b class='flag-5'>性

    PN結(jié)加正向電壓時,可以有較大的正向擴(kuò)散電流,即呈現(xiàn)低電阻,我們稱PN結(jié)導(dǎo)通;PN
    的頭像 發(fā)表于 09-06 18:03 ?1.6w次閱讀

    pn結(jié)單向?qū)щ?b class='flag-5'>性

    PN結(jié)加正向電壓時,可以有較大的正向擴(kuò)散電流,即呈現(xiàn)低電阻,我們稱PN結(jié)導(dǎo)通;PN
    的頭像 發(fā)表于 10-27 11:13 ?3.4w次閱讀
    <b class='flag-5'>pn</b><b class='flag-5'>結(jié)</b>單向?qū)щ?b class='flag-5'>性</b>

    制程PN結(jié)測量建模

    摘要:這兩年,化合物半導(dǎo)體的發(fā)展得到國家的大力支持,化合物半導(dǎo)體具有高的電子遷移率,高的反向擊穿電壓等特性,在移動終端上得到廣泛的應(yīng)用。而創(chuàng)建化合物半導(dǎo)體的器件模型,供集成電路設(shè)計(jì)者用于設(shè)計(jì)復(fù)雜集成電路,是集成電路代工廠的關(guān)鍵技術(shù)之一。
    發(fā)表于 03-08 10:48 ?1483次閱讀
    <b class='flag-5'>砷</b><b class='flag-5'>化</b><b class='flag-5'>鎵</b><b class='flag-5'>制程</b>的<b class='flag-5'>PN</b><b class='flag-5'>結(jié)</b><b class='flag-5'>測量</b>及<b class='flag-5'>建模</b>

    電池及LED綜述

    電池及LED綜述
    發(fā)表于 08-09 16:39 ?0次下載

    提高測試和測量系統(tǒng)的通用性

      面臨資金減少的國防電子集成商希望測試和測量系統(tǒng)可以跨多個平臺使用,而不是為每個武器,無線電等提供一個測試集。這種對通用性和標(biāo)準(zhǔn)的推動是由當(dāng)今國防部(DoD)預(yù)算受限的環(huán)境推動的。
    的頭像 發(fā)表于 10-28 10:55 ?723次閱讀

    通過靜態(tài)時序分析驗(yàn)證設(shè)計(jì)的正確性

      傳統(tǒng)的電路設(shè)計(jì)分析方法是僅僅采用動態(tài)仿真的方法來驗(yàn)證設(shè)計(jì)的正確性。隨著集成電路的發(fā)展,這一驗(yàn)證方法就成為了大規(guī)模復(fù)雜的設(shè)計(jì)驗(yàn)證時的瓶頸。
    的頭像 發(fā)表于 11-28 15:26 ?929次閱讀

    氮化的區(qū)別 氮化優(yōu)缺點(diǎn)分析

     氮化可以取代。氮化具有更高的熱穩(wěn)定性和電絕緣
    發(fā)表于 02-20 16:10 ?2.1w次閱讀