SoC的發(fā)展也至少遇到了四大難以逾越的挑戰(zhàn)

SoC（System-on-a-chip）芯片級系統(tǒng)，也叫片上系統(tǒng)，根據維基百科的定義：是一個集成電路（也被稱為“IC”或“芯片”），集成了的所有組件的計算機或其它電子系統(tǒng)。它可能包含數(shù)字，模擬，混合信號和通常的射頻功能 - 全部在單個基板上。由于其低功耗，SoC在移動計算市場中非常普遍。

而在ITRS2013版本中，對soc的定義是：將極其復雜的系統(tǒng)集成在一個芯片上或單一封裝內，且價格低廉誘人。

在這里首先要科普一個概念：ITRS （International Technology Roadmap for Semiconductors）國際半導體技術發(fā)展路線圖是由歐洲、日本、韓國、***、美國五個主要的芯片制造地區(qū)發(fā)起的，目的是確保集成電路(IC)和使用IC的產品在成本效益基礎上的性能改進，從而持續(xù)半導體產業(yè)的健康和成功。

ITRS自1999年第1版問世后，每偶數(shù)年份更新，每單數(shù)年份進行全面修訂。ITRS的目標是提供被工業(yè)界廣泛認同的對未來1 5年內研發(fā)需求的最佳預測，對公司、研發(fā)團體和政府都有指導作用。路線圖對提高各個層次上研發(fā)投資的決策質量都有重要意義。

從狹義角度講，SoC是信息系統(tǒng)核心的芯片集成,是將系統(tǒng)關鍵部件集成在一塊芯片上;從廣義角度講, SoC是一個微小型系統(tǒng),如果說中央處理器(CPU)是大腦,那么SoC就是包括大腦、心臟、眼睛和手的系統(tǒng)。

國內外學術界一般傾向將SoC定義為將微處理器、模擬IP核、數(shù)字IP核和存儲器(或片外存儲控制接口)集成在單一芯片上,它通常是客戶定制的,或是面向特定用途的標準產品。

SOC有三個鮮明的特征：

1、實現(xiàn)復雜系統(tǒng)功能的VLSI（超大規(guī)模集成電路，晶體管數(shù)在100000以上）； 采用超深亞微米工藝技術；

2、使用一個以上嵌入式CPU/數(shù)字信號處理器（DSP）；

3、外部可以對芯片進行編程。

SoC ( System - on - Chip)設計技術始于20世紀90年代中期，隨著半導體工藝技術的發(fā)展, IC設計者能夠將愈來愈復雜的功能集成到單硅片上, SoC正是在集成電路( IC)向集成系統(tǒng)( IS)轉變的大方向下產生的。一般來說，有三種可區(qū)分的SoC類型。圍繞微控制器（MCU）構建的SoC，圍繞微處理（MPU）器構建的SoC（這種類型可以在手機中找到）以及專為特定應用設計的專用SoC。

基于MCU的嵌入式系統(tǒng)是一種低端嵌入式系統(tǒng)，這種系統(tǒng)共同的特點是系統(tǒng)運行速度低、數(shù)據處理能力弱和存儲空間有限(K級)，因此只適合于低端的電子產品；基于DSP的嵌入式系統(tǒng)是中低端嵌入式系統(tǒng)，這種系統(tǒng)共同特點是系統(tǒng)運行速度較高、數(shù)據處理能力強，但是存儲空間也是有限的(K級、M級)。

基于MPU的嵌入式系統(tǒng)通常可以分為兩種類型：基于CISC架構微處理器的嵌入式系統(tǒng)和基于 RISC架構微處理器的嵌入式系統(tǒng)。

其中，CISC架構微處理器通常是由x86體系結構進行嵌入應用擴展而獲得一種類型的嵌入式處理器；RISC架構嵌入式微處理器可以分為三大體系結構：ARM體系結構、PowerPC體系結構和MIPS體系結構，基于這三大體系結構的嵌入式處理器品種繁多，功能也各異。

但基于此類處理器的嵌入式系統(tǒng)共同特點是運行速度高、數(shù)據處理能力強、存儲空間足夠大(G級)，因此是一種高端的嵌入式系統(tǒng)。

典型的SOC包括MCU、MPU、DSP、內存、模擬接口ADC、DAC，外設以及外設接口等。

SOC的技術實現(xiàn)

SOC是從設計的角度出發(fā)，是將系統(tǒng)所需的組件高度集成到一塊芯片上。將原本不同功能的 IC，整合在一顆芯片中。藉由這個方法，不單可以縮小體積，還可以縮小不同 IC 間的距離，提升芯片的計算速度。

SoC有兩個顯著的特點：一是硬件規(guī)模龐大，通?；贗P設計模式；二是軟件比重大，需要進行軟硬件協(xié)同設計。城市相比農村的優(yōu)勢很明顯：配套齊全、交通便利、效率高。

SOC形成或產生過程包含以下三個方面:

1) 基于單片集成系統(tǒng)的軟硬件協(xié)同設計和驗證；

2) 再利用邏輯面積技術使用和產能占有比例有效提高即開發(fā)和研究IP核生成及復用技術，特別是大容量的存儲模塊嵌入的重復應用等；

3) 超深亞微米(UDSM) 、納米集成電路的設計理論和技術。

SoC設計的關鍵技術主要包括總線架構技術、IP核可復用技術、軟硬件協(xié)同設計技術、SoC驗證技術、可測性設計技術、低功耗設計技術、超深亞微米電路實現(xiàn)技術等,此外還要做嵌入式軟件移植、開發(fā)研究,是一門跨學科的新興研究領域。

在使用SoC技術設計的應用電子系統(tǒng)中，可以十分方便地實現(xiàn)嵌入式結構。各種嵌入結構的實現(xiàn)十分簡單，只要根據系統(tǒng)需要選擇相應的內核，再根據設計要求選擇之相配合的IP模塊，就可以完成整個系統(tǒng)硬件結構。這也是為什么soc的設計開發(fā)周期短。

在SoC設計中,仿真與驗證是SoC設計流程中最復雜、最耗時的環(huán)節(jié)，約占整個芯片開發(fā)周期的50%～80% ，采用先進的設計與仿真驗證方法成為SoC設計成功的關鍵。

芯片在流片之前，為驗證設計是否成功、合理，需要用到仿真，用計算機去模擬電路的運行情況。仿真貫穿芯片設計的始末，有前端仿真、后端仿真、模擬仿真、數(shù)字仿真…仿真脫離不了計算機仿真軟件，比如Sysnopys、Cadence，它們是芯片設計、驗證軟件領域的巨擘。使用仿真軟件仿真，需要付費，華為海思每年付的費用在千萬級別。

SoC的發(fā)展也至少遇到了以下四大難以逾越的挑戰(zhàn)：

第一．IP的種類和復雜度越來越大以及通用接口的缺乏均使得IP的集成變得越來越困難；

第二．當今的高集成度SoC設計要求采用更先進的90nm以下工藝技術，而它將使得功率收斂和時序收斂的問題變得更加突出，這將不可避免地導致更長的設計驗證時間；

第三．很難在SoC上實現(xiàn)模擬、混合信號和數(shù)字電路的集成；

第四．先進SoC開發(fā)的NRE成本動輒數(shù)千萬美元，而且開發(fā)周期很長。

Soc之必須品——IP核

SoC按指令集來劃分,主要分x86系列(如SiS550) 、ARM 系列(如OMAP) 、MIPS系列(如Au1500 ) 和類指令系列(如M 3Core)等幾類，每一類都各有千秋。

國內研制開發(fā)者主要基于后兩者，如中科院計算所中科SoC (基于龍芯核,兼容M IPSⅢ指令集) 、北大眾志(定義少許特殊指令) 、方舟2號(自定義指令集) 、國芯C3 Core (繼承M3 Core)等。開發(fā)擁有自主知識產權的處理器核、核心IP和總線架構,同時又保證兼容性(集成第三方IP) 。

SOC可以用較短時間被設計出來，這是SoC的主要價值所在——縮短產品的上市周期，目前基于IP核的SOC設計已經成為業(yè)內趨勢。IP核是具有復雜系統(tǒng)功能的能夠獨立出售的VISI塊，而Soc也可以說成是由可設計重用的IP核組成。

傳統(tǒng)應用電子設計工程師面對的是各種定制式集成電路，而使用SoC技術的電子系統(tǒng)設計工程師所面對的是一個巨大的IP庫，所有設計工作都是以IP模塊為基礎。SoC技術使應用電子系統(tǒng)設計工程師變成了一個面向應用的電子器件設計工程師。由此可見，SoC是以IP模塊為基礎的設計技術，IP是SoC應用的基礎。

IP核（Intellectual Property core知識產權核）是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關，可以移植到不同的半導體工藝中去生產集成電路芯片。是具有復雜系統(tǒng)功能的可獨立出售的VLSI塊。IP核一般分為三種：軟核、固核和硬核。

軟核是用VHDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實現(xiàn)這些功能。軟IP所需的開發(fā)硬軟件環(huán)境比較昂貴，設計周期短，設計投入少。

其主要缺點是在一定程度上使后續(xù)工序無法適應整體設計，從而需要一定程度的軟IP修正，在性能上也不可能獲得全面的優(yōu)化。由于軟核是以源代碼的形式提供，盡管源代碼可以采用加密方法，但其知識產權保護問題不容忽視。

硬核提供設計階段最終階段產品：掩模（多數(shù)處理器、存儲器核的提供形式）。以經過完全的布局布線的網表形式提供，這種硬核既具有可預見性，同時還可以針對特定工藝或購買商進行功耗和尺寸上的優(yōu)化，更易于實現(xiàn)IP保護。

硬核是經過流片驗證過的版圖形式的設計 , 在集成到芯片中的時候已有具體的物理形態(tài)和尺寸 ，與特定 Foundry 廠的工藝相關 。

在實際的商用芯片設計中， IP 硬核的主要來源是國外的 IP 專職供應商 、設計服務公司和 Foundry （晶圓代工，最早由臺積電張忠謀開創(chuàng)，到2016年全球6成代工芯片市場尤其包攬，高通、蘋果、華為都把自己的芯片交給臺積電代工）廠等。

固核則是軟核和硬核的折衷（與工藝有關），大多數(shù)應用于FPGA的IP內核均為軟核，軟核有助于用戶調節(jié)參數(shù)并增強可復用性。

IP的出現(xiàn)，讓以SOC模式開發(fā)的芯片周期縮短，同時門檻也降低。因此很多新舊芯片廠商都通過購買IP，自行設計或者外包設計，來快速完成一些定制化或專用性的芯片開發(fā)。藉此也誕生了IP核的生意，不只是超大規(guī)模的廠商（IDM），一些具有成熟設計、研發(fā)、制造經驗的小公司，也開始強市這份市場。

IP的商業(yè)模式在國外非常成熟，相應廠商的獲利方式主要有三種：

一是通過支付授權費(Licence fee)方式 ,這類交易是通過一次性支付一筆 IP 單次或多次授權使用費 ,從而獲得在一種或多種設計中應用 IP 的權利 ；

二是通過專利費(Royalty )方式 , 這類交易是通過先支付一筆“不反復出現(xiàn)的工程費用”(NRE),再在集成了 IP 的芯片流片量產時 ,按每片交付一定的專利費(Royalty)而獲得 IP 的使用權 ；

三是通過收取服務/維護費用 。用戶在獲得某種 IP 后 ,可能在一年內需要針對特定設計對 IP 工藝參數(shù)做某種修改 , 可以預先購買相關的服務/維護來實現(xiàn) 。

IP核五大來源

掌握IP核的技術，基本也就站在了芯片行業(yè)的頂端。一般擁有IP核能力的，都是經驗豐富，技術成熟的公司，這當中以IDM（IntegratedDeviceManufacturer）整合元件制造商最甚，其次是Fabless、Foundry、專職IP公司、EDA廠商、芯片設計服務公司等。

IDM指從設計,制造,封裝測試到銷售自有品牌IC都一手包辦的半導體垂直整合型公司，Intel、TI、Motorola、Samsung、NEC、Toshiba、茂矽、華邦、旺宏等就是知名的IDM。

根據IC insights2015年的報告，全球十大IDM分別是Inter（美）、Samsung（韓）、SK Hynix（韓）、Micron（美）、TI（美）、NXP/Freescale（歐）、Toshiba（日）、Infineon/IR（歐）、ST（歐）、Sony（日）。

Fabless是只負責設計，沒有工廠，根據2017年IC insights報告，全球營收前十的Fabless的廠商有Qualcomm（美）、Broadcom Ltd（新）、NVIDIA（美）、MediaTek（中）、Apple（美）、AMD（美）、HiSilicon（中）、Xilinx（美）、Marvell（美）、Unigroup（中）。

IDM或Fabless 設計公司各有所長，如 Intel 的處理器技術 、TI 的 DSP 技術 、M otorola 的嵌入式 MCU 技術 、Trident 的 Graphics 技術等 。這些技術不僅可以成功的開發(fā)系列芯片，同時也可以形成IP，這些IP往往是硬核，為其它Fabless使用。

另，F(xiàn)oundry公司也會在后端設計中積累經驗，擁有少量的IP(主要是 M emory 、EEPROM 和 Flash Memory 等),這些 IP 可以被需要集成或愿意在該 Foundry 流片的公司采用 。

還有一種就是專職的IP公司，他們在90年代看到SoC發(fā)展的前景，遂結合自身多年來研發(fā)的經驗，開發(fā)成熟的IP，包括滿足市場需求的IP，涵蓋軟硬固核。

ARM 、Motorola、MIPS是提供嵌入式 MCUIP 核的主要專業(yè)公司；LEDA 是模擬 、混合信號 IP硬核的最主要供應商 , 它同時還針對當前通信市場的需求開發(fā)并提供寬帶應用 、藍牙和光通信(SONET/SDH)的 IP 核 。

上述這些公司都是當今芯片設計行業(yè)中專業(yè)IP 供應商的代表 。這些專業(yè) IP 供應商的業(yè)務重點是開發(fā) IP 核 , 對于進入自身所不熟悉的地區(qū) ,則往往通過與當?shù)氐男酒O計服務公司結成合作伙伴或戰(zhàn)略聯(lián)盟來實現(xiàn) 。

在美國 , EDA 廠家也是提供 IP 資源的一個主要渠道 , 占到 IP 交易量的 10 %左右 。主要的EDA 廠商為了提供更適合 SoC 設計的平臺 ,在其工具中集成了各類IP 核以方便用戶的 IP 嵌入設計，這些核多以軟核形式出現(xiàn)。

EDA 廠商也并不直接設計開發(fā) IP 核 ,而是與一些提供 IP 軟核的設計公司合作 , 提供一種集成 IP 核的設計環(huán)境 。由于集成的 IP 核多為軟核 ,用戶還要對這些軟核做綜合 、時序分析 、驗證等工作 ,對用戶的“及時上市”要求沒有本質性改善 , 在 IP 核的支持 、服務方面也存在諸多不便 。因此 ,在國內的 EDA 廠家目前仍以經營 EDA 工具為主 ,從人員配備上講 ,幾乎沒有提供 IP 資源的服務力量 。

芯片設計服務公司是目前能立即向國內 IC 設計公司提供 IP 硬核的最主要途徑 ,除了自身積累的 IP 外 ,通過與 IP 專業(yè)供應商的戰(zhàn)略合作關系向國內用戶提供各類 IP 。芯片設計服務公司是與用戶直接打交道的 ,它們了解市場需求的 IP 類型 ,其 IP 資源庫中積累的往往是最實用的 IP。

目前 , 國內還沒有像國外那種專門設計 IP 硬核的公司 , 芯片設計公司的成功設計還不能被稱為 IP 。但國內已經有專門提供軟核的公司 ,以 RTL 形式提供給用戶 。

業(yè)內最具有話語權的，當屬IDM，他們擁有全鏈條的芯片能力，次之則是一些Fabless，擁有設計的能力。

中國IC設計企業(yè)一般向IP核供應商、Foundry、EDA公司，以及設計服務企業(yè)來購買。67%的企業(yè)采購IP核的數(shù)量在5個以下，少數(shù)企業(yè)的IP核采購量為5～10個，未采購IP核的企業(yè)約為17%，無一家受訪企業(yè)的IP核購買數(shù)量在10個以上。

國內IC設計公司購買IP核的支出相當高。在有效樣本中，近半數(shù)企業(yè)采購IP核的支出占項目總預算的比例在20%以下。值得注意的是，38.7%的企業(yè)的IP核采購支出占預算的比例在20%-40%。

國內IC設計企業(yè)，為了降低成本以及對外的依賴，也在積極的開發(fā)自主的IP核，但進展并不樂觀。

目前，中國IC設計公司的數(shù)量全球第一，但大多數(shù)規(guī)模偏小，造成有限的人才資源嚴重分散，影響產品開發(fā)進度。大部分人才都在北上深，這些地方生活成本高企，員工薪資也成了公司的承重負擔。

調查顯示，近兩年中國IC設計企業(yè)的平均項目設計周期在不斷縮短，約40%的企業(yè)的設計周期不到9個月，一些非常復雜的芯片的設計周期仍然在1年以上。

人才缺乏，項目周期短，艱難茍活的公司為了生存，只能通過壓縮研發(fā)支出，如此造成了國內IC行業(yè)粗制濫造現(xiàn)象普遍。長遠來看，對企業(yè)的發(fā)展極為不利，但別無他法。

因此，國內大部分芯片廠商，目前還都是采購了國際知名廠商的一些IP核，對外的依賴程度較高。如果單從公司經營角度而言，這并沒有太大問題，因為全世界擁有這些技術的公司，也都是寡頭，絕大部分芯片公司都是通過采購成熟IP核的方式。

但如果上升到整個國家的行業(yè)發(fā)展，以及貿易壁壘，那么采購IP核的方式并不是長久之計。業(yè)內人士表示，國內要發(fā)展自主IP核，還有很長的路，工藝制造，產線生產可以通過砸錢短時間內彌補，但實際的技術發(fā)展則需要經年累月的積累，非一時之功。

自動駕駛&SOC

SoC技術的一大關鍵優(yōu)勢是它可以降低系統(tǒng)板上因信號在多個芯片之間進出帶來的延遲而導致的性能局限，它也提高了系統(tǒng)的可靠性和降低了總的系統(tǒng)成本。

在PCB板空間特別緊張和將低功耗視為第一設計目標的應用中，如手機，SoC常常是唯一的高性價比解決方案。

除了手機，另外一個即將崛起的領域也不容忽視——自動駕駛。

自動駕駛目前需要的傳感器有攝像頭、毫米波雷達、LIDAR等等，而只是攝像頭，就至少在4個以上，由于要處理多路攝像頭數(shù)據，同時實時性要求高，因此對端側的處理能力要求苛刻；

汽車的使用環(huán)境，不亞于手機，低功耗要求只高不低。另，自動駕駛的軟件算法中，深度學習神經網絡、機器視覺等都需要大量的運算。

人工智能神經網絡的運算主要是卷積運算——就是線性代數(shù)的一些矩陣運算，這些矩陣運算還會涉及到一些浮點數(shù)，需要海量的運算性能。

相比CPU是呈指數(shù)級的增長的，在并行運算能力方面，CPU是不如GPU的，F(xiàn)PGA也不合適。FPGA適合要求實時性，要求并行運算方面，CPU適合做控制，GPU才適合做運算，所以目前人工智能的研究大多數(shù)都是用GPU加速運算的。

汽車自動駕駛使用的芯片最好能融合多項能力，SOC將會大放光彩。

2016英特爾與寶馬、Mobileye 公司達成協(xié)議，計劃在 2021 年前推出全自動駕駛汽車。英特爾副總裁暨總經理Ken Caviasca曾表示，英特爾芯片的目標是成為無人車的大腦。

自動駕駛汽車需要處理大量的圖像數(shù)據，基于此，英特爾將會設計一款全新的SoC來完成數(shù)據處理。他補充：“該SoC將集成Xeon處理器核和專用的硬件加速器，同時，也會達到汽車電子的安全標準。

Xilinx汽車級 (XA) Zynq? -7000 系列是基于賽靈思全編程的系統(tǒng)級芯片（All Programmable SoC）架構，非常適合高級駕駛員輔助系統(tǒng) (ADAS) 的高計算要求。

軟硬件的組合可編程性可幫助開發(fā)團隊在單個器件中整合完整的 ADAS 成像流程，從通過環(huán)境特征進行傳感到特性實現(xiàn)無不例外。此外，還可在軟硬件之間進行功能移動，從而可消除數(shù)據流瓶頸，最大限度提高性能并最小化資源。

XA Zynq?-7000 可編程 SoC 器件具有內在的架構靈活性，所提供的低成本解決方案可用于構建高度可擴展的平臺，從而可幫助系統(tǒng)設計人員顯著縮短開發(fā)時間。

2018年1月4日，大陸集團宣布基于賽靈思All Programmable技術的輔助和自動駕駛控制單元，大陸集團先進駕駛輔助系統(tǒng)業(yè)務部負責人Karl Haupt表示：“賽靈思All Programmable技術被選中，因為它提供了靈活性和可擴展性，可以滿足全自動駕駛汽車的不斷變化和新需求。

Renesas Autonomy平臺發(fā)布的第一個產品，是一塊圖像識別片上系統(tǒng)（SoC），叫作R-Car V3M。瑞薩將該高性能視覺處理芯片描述為“優(yōu)化處理單元，首選應用于智能相機傳感器，也可以用于環(huán)繞視覺系統(tǒng)甚至激光雷達的數(shù)據處理。

Fujitsu推出了包括基于MB86R11“Emerald-L”2D/3D圖像SoC的全景視頻系統(tǒng)支持前后左右四個攝像頭進行汽車周邊環(huán)境的實時全景視頻監(jiān)測。

TI推出的Jacintinto6 SoC處理器功能異常強大，這款芯片包括了雙ARMCortex-A15內核、兩個ARM M4內核、兩個C66x浮點DSP、多個3D/2D圖形處理器GPU（Imagination），并且還內置了兩個EVE加速器。可輕松應對娛樂影音、車載攝像頭的ADAS處理，物體和行人檢測、增強的現(xiàn)實導航和駕駛員身份識別等多種功能。

一臺汽車內一般有50個以上的ECU，而ECU里面又有多重PCB與多重MCU、電源、類比等半裝置。

Arteris（硅谷初創(chuàng)公司，專門做NoC(Network-on-Chip)，華為、ZTE、小米、瑞芯微、新岸線、紫光RDA都是其客戶，以及Mobileye、NXP、Texas Instruments、Renesas）認為ECU可多達145 個，而多半是MCU。每個主要的子系統(tǒng)都擁有1個SoC，而多數(shù)功能由MCU執(zhí)行。

目前改變趨勢在于，汽車現(xiàn)在由更大的、專門的子系統(tǒng)組成，而即時更新的最好方式就是通過SoC。