16nm產(chǎn)品核心技術(shù)及介紹

引言

以賽靈思 20nm UltraScale 系列的成功為基礎(chǔ)，賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC，憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC（MPSoC）技術(shù)，再次領(lǐng)先一代提供了遙遙領(lǐng)先的價(jià)值優(yōu)勢(shì)。此外，為了實(shí)現(xiàn)更高的性能和集成度，UltraScale+ 系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的 UltraScale 產(chǎn)品系列（現(xiàn)在從 20nm 跨越至 16nm FPGA、SoC 和 3D IC 器件），同時(shí)利用臺(tái)積公司的 16FF+ FinFET 3D 晶體管技術(shù)大幅提升了性能功耗比。 因?yàn)樵撓盗惺腔跇I(yè)經(jīng)驗(yàn)證的 20nm UltraScale 架構(gòu)、Vivado 設(shè)計(jì)工具以及全球第一大服務(wù)代工廠臺(tái)積公司的 16nmFF+ 技術(shù)而打造的，所以賽靈思為行業(yè)所提供的是具有最低風(fēng)險(xiǎn)和最大價(jià)值的 FinFET 可編程技術(shù)。

通過(guò)系統(tǒng)級(jí)的優(yōu)化，UltraScale+ 所提供的價(jià)值遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)工藝節(jié)點(diǎn)移植所帶來(lái)的價(jià)值，系統(tǒng)級(jí)性能功耗比相比28nm 器件提升了2 至5 倍，還實(shí)現(xiàn)了遙遙領(lǐng)先的系統(tǒng)集成度和智能化，以及最高級(jí)別的保密性和安全性。

新擴(kuò)展的賽靈思UltraScale+ FPGA 產(chǎn)品組合包含賽靈思市場(chǎng)領(lǐng)先的Kintex UltraScale+ FPGA、Virtex UltraScale+ FPGA 以及3D IC 系列，而Zynq UltraScale+ 系列則包含業(yè)界首款全可編程MPSoC。憑借該產(chǎn)品組合，賽靈思能滿足各種下一代應(yīng)用需求，包括LTE Advanced 與早期5G無(wú)線、Tb 級(jí)有線通信、汽車駕駛員輔助系統(tǒng)以及工業(yè)物聯(lián)網(wǎng)（IoT）應(yīng)用等。

UltraScale+ FPGA 和3D IC

賽靈思選用了業(yè)界性能最高的 16nm FinFET+ 技術(shù)，并與全球首屈一指的服務(wù)代工廠臺(tái)積公司（TSMC）攜手合作，臺(tái)積公司預(yù)計(jì)2015 年有50 項(xiàng)16nmFF+ 客戶芯片將完成流片。采用FinFET，單就平面提升而言，UltraScale+ FPGA 系統(tǒng)的系統(tǒng)級(jí)性能功耗比就能提高2倍。

UltraScale+ 產(chǎn)品可解決高強(qiáng)度處理任務(wù)中最大的瓶頸問(wèn)題：存儲(chǔ)器接口問(wèn)題。這些新型存儲(chǔ)器增強(qiáng)型可編程器件包涵UltraRAM，容量高達(dá)432Mb。UltraRAM 可提供最佳系統(tǒng)功耗、靈活性和可預(yù)見(jiàn)的性能，同時(shí)能取代外部存儲(chǔ)器，從而降低系統(tǒng)材料清單（BOM）總成本。采用UltraRAM，不僅能讓典型設(shè)計(jì)的系統(tǒng)級(jí)性能功耗比提升至少25%，而且還能大幅提升存儲(chǔ)器密集型設(shè)計(jì)的性能、顯著降低功耗及材料清單（BOM）成本。

賽靈思專門針對(duì)FPGA 開(kāi)發(fā)了一項(xiàng)基于工具的互聯(lián)優(yōu)化技術(shù)SmartConnect。這項(xiàng)技術(shù)能夠根據(jù)特定設(shè)計(jì)的吞吐量、時(shí)延和面積要求自動(dòng)優(yōu)化互聯(lián)，同時(shí)提供最佳性能功耗比，從而解決系統(tǒng)級(jí)IP互聯(lián)瓶頸。SmartConnect 還能智能連接不同接口類型，根據(jù)特定應(yīng)用要求匹配合適的互聯(lián)方案。僅憑這項(xiàng)技術(shù)就能提升系統(tǒng)級(jí)性能功耗比和縮減面積20% 到30%。

高端UltraScale+ 系列集合了3D 晶體管和賽靈思第三代3D IC 的組合功耗優(yōu)勢(shì)。正如FinFET 相比平面晶體管實(shí)現(xiàn)性能功耗比非線性提升一樣，3D IC 相比單芯片器件也能實(shí)現(xiàn)系統(tǒng)集成度和帶寬功耗比的非線性提升。

Zynq UltraScale+ MPSoC

賽靈思正在推出異構(gòu)MPSoC 領(lǐng)域又一項(xiàng)業(yè)界首創(chuàng)技術(shù)，那就是全可編程UltraScale MPSoC 架構(gòu)。UltraScale MPSoC 架構(gòu)通過(guò)虛擬化支持可提供32 位到64 位的處理器可擴(kuò)展性；軟和硬引擎的結(jié)合可實(shí)現(xiàn)實(shí)時(shí)控制、圖形/ 視頻處理，把波形和包處理與新一代互聯(lián)和存儲(chǔ)器、高級(jí)電源管理及其他技術(shù)增強(qiáng)功能相結(jié)合，能實(shí)現(xiàn)多種不同級(jí)別的保密性、安全性和可靠性。這些新架構(gòu)元素結(jié)合Vivado 設(shè)計(jì)套件和抽象設(shè)計(jì)環(huán)境，不僅能顯著簡(jiǎn)化編程工作，而且還可大幅提高生產(chǎn)力。

全新的Zynq UltraScale+ MPSoC 通過(guò)部署上述所有UltraScale+ FPGA 技術(shù)，不僅能實(shí)現(xiàn)前所未有的異構(gòu)多處理，而且還能夠?qū)崿F(xiàn)“為合適任務(wù)提供合適引擎”。這些新器件相對(duì)于此前解決方案可將系統(tǒng)級(jí)性能功耗比提升約5 倍。位于處理子系統(tǒng)中心的是64 位四核ARM Cortex-A53處理器，能實(shí)現(xiàn)硬件虛擬化和非對(duì)稱處理，并全面支持ARM TrustZone。

處理子系統(tǒng)還包括支持確定性操作（deterministic operation）的雙核ARM Cortex-R5 實(shí)時(shí)處理器，從而可確保實(shí)時(shí)響應(yīng)、高吞吐量和低時(shí)延，實(shí)現(xiàn)最高級(jí)別的安全性和可靠性。單獨(dú)的安全單元可實(shí)現(xiàn)軍事級(jí)的安全解決方案，諸如安全啟動(dòng)、密鑰與庫(kù)管理和防破壞功能等，這都是設(shè)備間通信以及工業(yè)物聯(lián)網(wǎng)應(yīng)用的標(biāo)準(zhǔn)需求。

為實(shí)現(xiàn)全面的圖形加速和視頻壓縮/ 解壓縮功能，這一新的器件集成了ARM Mali TM-400MP 專用圖形處理器和H.265 視頻編解碼器單元，同時(shí)還支持Displayport、MIPI D-PHY 和HDMI。最后，該新器件還添加專用平臺(tái)和電源管理單元（PMU），其可支持系統(tǒng)監(jiān)控、系統(tǒng)管理以及每個(gè)處理引擎的動(dòng)態(tài)電源門控。

結(jié)論

最新16nm UltraScale+ 系列FPGA、3D IC 和MPSoC 憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC（MPSoC）技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先一代的價(jià)值優(yōu)勢(shì)。因?yàn)樵撓盗惺腔跇I(yè)經(jīng)驗(yàn)證的 20nm UltraScale 架構(gòu)、Vivado 設(shè)計(jì)工具以及全球第一大服務(wù)代工廠臺(tái)積公司的 16nmFF+ 技術(shù)而打造的，所以賽靈思為行業(yè)所提供的是具有最低風(fēng)險(xiǎn)和最大價(jià)值的 FinFET 可編程技術(shù)。