0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

封裝與高速技術(shù)前沿

文章:26 被閱讀:3.5w 粉絲數(shù):8 關(guān)注數(shù):0 點贊數(shù):1

廣告

如何使用SIP Layout建立PiP封裝結(jié)構(gòu)

? PiP封裝結(jié)構(gòu) 將要創(chuàng)建的元件參數(shù)如下: 1、共有2顆die,上方的封裝基板正面放置1顆,Wir....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 11-09 10:58 ?115次閱讀
如何使用SIP Layout建立PiP封裝結(jié)構(gòu)

什么是高密度DDR芯片

高密度DDR(Double Data Rate)芯片是一種先進的動態(tài)隨機存取存儲器(DRAM)芯片,....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 11-05 11:05 ?155次閱讀

異構(gòu)集成封裝類型詳解

隨著摩爾定律的放緩,半導體行業(yè)越來越多地采用芯片設計和異構(gòu)集成封裝來繼續(xù)推動性能的提高。這種方法是將....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 11-05 11:00 ?197次閱讀
異構(gòu)集成封裝類型詳解

堆疊封裝技術(shù)的類型解析

DDR作為一種內(nèi)存技術(shù)正朝著更高性能、更低功耗的方向發(fā)展。應用前景廣闊,將對半導體、計算機、汽車、新....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 11-05 10:56 ?212次閱讀
堆疊封裝技術(shù)的類型解析

半導體封裝材料之鍵合線

微電子鍵合線有多種純材料和合金材料。除了圓線外,扁帶材料還可用于射頻和微波電路等特殊應用中。圓線是迄....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-27 16:37 ?222次閱讀
半導體封裝材料之鍵合線

淺談英特爾在先進封裝領(lǐng)域的探索

隨著工藝節(jié)點的進步,英特爾也在不斷推進下一代封裝技術(shù)的發(fā)展。對高性能硅需求與工藝節(jié)點開發(fā)相結(jié)合,創(chuàng)造....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-09 15:32 ?321次閱讀
淺談英特爾在先進封裝領(lǐng)域的探索

芯片封裝技術(shù)中不同術(shù)語的基本定義

在現(xiàn)代芯片封裝技術(shù)中,"bump" 和 “micro bump” 是用于不同封裝類型的關(guān)鍵組件,尤其....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-09 15:29 ?305次閱讀

Orcad中怎么批量修改屬性值字體的大小

OrCAD Capture是一款具有簡單易用、功能特點豐富的電路原理圖輸入工具。由于它簡單直觀的使用....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-09 15:24 ?357次閱讀
Orcad中怎么批量修改屬性值字體的大小

用Assign Color快速區(qū)分不同網(wǎng)絡

步驟一:打開一個 PCB 文件,如下圖 1 所示。
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-09 15:17 ?128次閱讀
用Assign Color快速區(qū)分不同網(wǎng)絡

如何提升Pspice仿真速度

OrCAD PSpice A/D和高級分析技術(shù)(A/A)結(jié)合了業(yè)界先進的模擬、模數(shù)混合信號以及分析工....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-09 15:15 ?214次閱讀
如何提升Pspice仿真速度

一句話概括DDR、LPDDR、GDDR的區(qū)別

以DDR開頭的內(nèi)存適用于計算機、服務器和其他高性能計算設備等領(lǐng)域,目前應用廣泛的是DDR3和DDR4....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 05-10 14:21 ?5315次閱讀
一句話概括DDR、LPDDR、GDDR的區(qū)別

orcad capture修改元件庫后如何更新原理圖

OrCAD Capture是一款具有簡單易用、功能特點豐富的電路原理圖輸入工具。
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 05-10 14:19 ?1987次閱讀

DSN設計差異深度技術(shù)指南與解析

DSN是當前已經(jīng)打開原理圖文件; 02.DSN是需要對比的文件; Design Differene對....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 04-27 11:06 ?1259次閱讀
DSN設計差異深度技術(shù)指南與解析

Allegro中元器件位號重排并反標回原理圖

因為位號重排是按照位置來的,所以應在所有元器件位號絲印全部排列好后再進行重排,推薦在出光繪之前進行重....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 04-26 14:11 ?3974次閱讀
Allegro中元器件位號重排并反標回原理圖

Orcad CIS功能下原理圖Part參數(shù)更新指南

原理圖Part參數(shù)是指在設計電路時,對于每個元件所需填寫的相關(guān)信息,如元件名稱、型號、封裝等。這些參....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 04-03 12:50 ?1090次閱讀
Orcad CIS功能下原理圖Part參數(shù)更新指南

卓越性能與微型化技術(shù)的完美融合—高密度DDR4芯片

在現(xiàn)代電子系統(tǒng)的核心組件中,內(nèi)存的性能與穩(wěn)定性至關(guān)重要。高密度DDR4芯片作為當前內(nèi)存技術(shù)的杰出代表....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 03-22 14:47 ?495次閱讀
卓越性能與微型化技術(shù)的完美融合—高密度DDR4芯片

Chiplet封裝用有機基板的信號完整性設計

摩爾定律在設計、制造、封裝3個維度上推動著集成電路行業(yè)發(fā)展。
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 03-15 14:48 ?1785次閱讀
Chiplet封裝用有機基板的信號完整性設計

RDL線寬線距將破亞微米賦能扇出封裝高效能低成本集成

RDL 技術(shù)是先進封裝異質(zhì)集成的基礎(chǔ),廣泛應用扇出封裝、扇出基板上芯片、扇出層疊封裝、硅光子學和 2....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 03-01 13:59 ?3237次閱讀
RDL線寬線距將破亞微米賦能扇出封裝高效能低成本集成

淺析AWR微波仿真的優(yōu)勢

ADS:由Keysight Technologies(前身為Agilent Technologies....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 09-07 11:49 ?2965次閱讀
淺析AWR微波仿真的優(yōu)勢

怎樣使用AWR軟件進行MMIC產(chǎn)品開發(fā)的設計?

半導體器件為移動設備、通信基礎(chǔ)設施和航空航天應用提供卓越的射頻性能。
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 09-01 11:34 ?1545次閱讀
怎樣使用AWR軟件進行MMIC產(chǎn)品開發(fā)的設計?

為什么需要封裝設計?

做過封裝設計,做過PCB板級的設計,之前和網(wǎng)友有過交流,問題是:為什么要封裝設計?信號完整性體系從大....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 03-30 13:56 ?783次閱讀

如何輕松完成剛?cè)峤Y(jié)合PCB彎曲的電磁分析?

憑借獨特的輪廓、高速互連、輕質(zhì)且高度可靠的柔性層壓板,剛?cè)峤Y(jié)合 PCB 廣泛適用于各種電子設備,從可....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 02-23 13:51 ?595次閱讀

2022 OrCAD 17.4 版本更新——十大亮點

增強的設計檢查功能添加新的選項-“在線DRC(Onine DRC)”,如果用戶選擇檢查某一項檢查項目....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 11-28 15:28 ?2551次閱讀

PCB高速電路板Layout設計指南

為了滿足當今電子產(chǎn)品的需求,數(shù)字電路的速度變得越來越快。高速設計曾經(jīng)是一個冷門的電子產(chǎn)品領(lǐng)域,但如今....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 11-10 11:37 ?2464次閱讀

AWR Design Environment平臺新版本亮點功能和優(yōu)勢一覽

Cadence AWR Design Environment 平臺可提高工程團隊的生產(chǎn)力并減少周轉(zhuǎn)時....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-27 13:29 ?1343次閱讀

硅通孔設計有助于實現(xiàn)更先進的封裝能力

硅通孔有三種設計樣式,用于連接中介層上堆疊的 3D 裸片,需要根據(jù)制造過程中的實現(xiàn)情況來選擇這些堆疊....
的頭像 封裝與高速技術(shù)前沿 發(fā)表于 10-27 12:53 ?1039次閱讀