D觸發(fā)器，是時(shí)序邏輯電路中必備的一個(gè)基本單元，學(xué)好 D 觸發(fā)器，是學(xué)好時(shí)序邏輯電路的前提條件，其重要性不亞于加法器，二者共同構(gòu)成數(shù)字電路組合、時(shí)序邏輯的基礎(chǔ)。
2023-10-09 17:26:57
234 
在數(shù)字電路中，RS觸發(fā)器（也稱為RS鎖存器）是一種基本的雙穩(wěn)態(tài)觸發(fā)器，它可以通過(guò)特定的輸入信號(hào)來(lái)實(shí)現(xiàn)置位（Set）和復(fù)位（Reset）操作。
2023-09-28 16:31:071317 觸發(fā)器（Flip-Flop）是數(shù)字電路中的一種時(shí)序邏輯元件，用于存儲(chǔ)二進(jìn)制位的狀態(tài)。它是數(shù)字電路設(shè)計(jì)中的基本構(gòu)建塊之一，常用于存儲(chǔ)數(shù)據(jù)、實(shí)現(xiàn)狀態(tài)機(jī)、控制信號(hào)的生成等。觸發(fā)器可以看作是一種特殊
2023-08-31 10:50:191436 
在傳統(tǒng)的異步 RS 觸發(fā)器中，當(dāng)輸入的 R 和 S 同時(shí)為 1 時(shí)，會(huì)引發(fā)互鎖問(wèn)題，輸出結(jié)果是不確定的。為了避免這個(gè)問(wèn)題，常常使用帶有使能控制的同步觸發(fā)器，如帶有時(shí)鐘信號(hào)的 D 觸發(fā)器或 JK 觸發(fā)器。這些觸發(fā)器在時(shí)鐘邊沿上才會(huì)響應(yīng)輸入信號(hào)，解決了異步 RS 觸發(fā)器的互鎖問(wèn)題。
2023-08-28 15:44:35641 信號(hào)發(fā)生變化時(shí)，觸發(fā)器會(huì)切換到另外一種狀態(tài)并輸出相應(yīng)的信號(hào)。觸發(fā)器在數(shù)字電路中起著至關(guān)重要的作用，其可靠性和穩(wěn)定性是數(shù)字電路設(shè)計(jì)的關(guān)鍵因素之一。 觸發(fā)器的種類繁多，如SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器等。其中，JK觸發(fā)器是
2023-08-24 15:50:35235 D觸發(fā)器組成音頻信號(hào)發(fā)生器? D觸發(fā)器是一種數(shù)字邏輯電路元件，它是由若干個(gè)邏輯門(mén)組成的，常用于數(shù)字系統(tǒng)中的寄存器、計(jì)數(shù)器等。D觸發(fā)器在數(shù)字系統(tǒng)中起到很重要的作用，它能夠存儲(chǔ)和傳輸數(shù)字信號(hào)，并且能
2023-08-24 15:50:29160 觸發(fā)器的輸出狀態(tài)由什么決定? 觸發(fā)器是一種數(shù)字電路元件，用于存儲(chǔ)和轉(zhuǎn)換電信號(hào)。它通常由幾個(gè)門(mén)電路構(gòu)成，并能夠在符合特定條件時(shí)改變輸出狀態(tài)。觸發(fā)器的輸出狀態(tài)是由輸入信號(hào)和內(nèi)部反饋電路共同決定的。在本篇
2023-08-24 15:50:23276 用D觸發(fā)器設(shè)計(jì)一個(gè)序列發(fā)生器 怎么用D觸發(fā)器做序列信號(hào)發(fā)生器？ 序列發(fā)生器是數(shù)字電子技術(shù)中常用的電路模塊之一，它可以用來(lái)生成一系列的數(shù)字信號(hào)序列。在數(shù)字電路中，D觸發(fā)器是一種被廣泛使用的數(shù)字邏輯組件
2023-08-24 15:50:17549 請(qǐng)簡(jiǎn)述鎖存器與觸發(fā)器的概念，并分析二者的區(qū)別。
2023-08-15 09:24:10646 
D鎖存器是最常用于在數(shù)字系統(tǒng)中存儲(chǔ)數(shù)據(jù)的邏輯電路。它基于 S-R鎖存器，但沒(méi)有“未定義”或“無(wú)效”狀態(tài)問(wèn)題。在本教程中，您將了解它的工作原理、其真值表以及如何使用邏輯門(mén)構(gòu)建一個(gè)。
2023-06-29 14:14:031246 
鎖存器和觸發(fā)器有時(shí)組合在一起，因?yàn)樗鼈兌伎梢栽谄漭敵錾洗鎯?chǔ)一位（1或0）。與鎖存器相比，觸發(fā)器是需要時(shí)鐘信號(hào)（Clk）的同步電路。D 觸發(fā)器僅在時(shí)鐘從
2023-06-29 11:50:185258 
本實(shí)驗(yàn)活動(dòng)的目標(biāo)是進(jìn)一步強(qiáng)化上一個(gè)實(shí)驗(yàn)活動(dòng) “ADALM2000實(shí)驗(yàn)：使用CD4007陣列構(gòu)建CMOS邏輯功能” 中探討的CMOS邏輯基本原理，并獲取更多使用復(fù)雜CMOS門(mén)級(jí)電路的經(jīng)驗(yàn)。具體而言，您將了解如何使用CMOS傳輸門(mén)和CMOS反相器來(lái)構(gòu)建D型觸發(fā)器或鎖存器。
2023-05-29 14:16:27345 
本文旨在總結(jié)近期復(fù)習(xí)的數(shù)字電路D觸發(fā)器（邊沿觸發(fā)）的內(nèi)容。
2023-05-22 16:54:293707 
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。對(duì)于FPGA和ASIC設(shè)計(jì)中，D觸發(fā)器是最常用的器件，也可以說(shuō)是時(shí)序邏輯的核心，本文根據(jù)個(gè)人的思考?xì)v程結(jié)合相關(guān)書(shū)籍內(nèi)容和網(wǎng)上文章，聊一聊D觸發(fā)器與亞穩(wěn)態(tài)的那些事。
2023-05-12 16:37:31975 
鎖存器（Latch）是一種基本的數(shù)字電路元件，用于存儲(chǔ)二進(jìn)制數(shù)字的狀態(tài)信息，并能夠在需要時(shí)通過(guò)加電或控制信號(hào)的作用保持狀態(tài)。它通常由幾個(gè)邏輯門(mén)組成，可以實(shí)現(xiàn)簡(jiǎn)單的存儲(chǔ)、移位、計(jì)數(shù)等功能。鎖存器在數(shù)字電路
2023-04-09 18:45:344102 鎖存器（latch）---對(duì)脈沖電平敏感，在時(shí)鐘脈沖的電平作用下改變狀態(tài)，當(dāng)Gate輸入為高電平時(shí)，輸入D透明傳輸?shù)捷敵鯭；當(dāng)Gate從高變低或者保持低電平時(shí)，輸出Q被鎖存保持不變。鎖存器是電平觸發(fā)的存儲(chǔ)器。
2023-03-23 14:48:541357 
的數(shù)據(jù)和運(yùn)算結(jié)果，它被廣泛的用于各類數(shù)字系統(tǒng)和計(jì)算機(jī)中。其實(shí)寄存器就是一種常用的時(shí)序邏輯電路，但這種時(shí)序邏輯電路只包含存儲(chǔ)電路。寄存器的存儲(chǔ)電路是由鎖存器或觸發(fā)器構(gòu)成的，因?yàn)橐粋€(gè)鎖存器或觸發(fā)器能存儲(chǔ)1
2011-10-09 16:19:46
八進(jìn)制透明鎖存器（三態(tài)）；八進(jìn)制 D 觸發(fā)器（三態(tài)）-74F373_374
2023-03-03 20:05:16
0 其中R、S分別是英文復(fù)位Reset和置位Set的縮寫(xiě)，作為最簡(jiǎn)單的一種觸發(fā)器，是構(gòu)成各種復(fù)雜觸發(fā)器的基礎(chǔ)。RS觸發(fā)器的邏輯電路圖如下圖所示。
2023-02-08 09:19:452572 主要內(nèi)容： ·雙穩(wěn)態(tài)器件 ·鎖存器常見(jiàn)結(jié)構(gòu) ·鎖存器的應(yīng)用 ·觸發(fā)器 ·觸發(fā)器的建立時(shí)間和保持時(shí)間 1、雙穩(wěn)態(tài)器件 ** 雙穩(wěn)態(tài)器件**是指穩(wěn)定狀態(tài)有兩種，一種是0，一種是1的器件；雙穩(wěn)態(tài)器件
2023-01-28 09:28:002426 
D 觸發(fā)器或數(shù)據(jù)觸發(fā)器是一種觸發(fā)器，它只有一個(gè)數(shù)據(jù)輸入“D”和一個(gè)時(shí)鐘脈沖輸入， 這種觸發(fā)器也稱為延遲觸發(fā)器，經(jīng)常用于許多時(shí)序電路，如寄存器、計(jì)數(shù)器等。下面一起來(lái)了解一下D觸發(fā)器不同應(yīng)用下的電路圖。
2023-01-06 14:19:461874 1：鎖存器、觸發(fā)器、寄存器的關(guān)聯(lián)與區(qū)別 首先應(yīng)該明確鎖存器和觸發(fā)器是由與非門(mén)之類的東西構(gòu)成。尤其是鎖存器，雖說(shuō)數(shù)字電路定義含有鎖存器或觸發(fā)器的電路叫時(shí)序電路，但鎖存器有很多組合邏輯電路的特性。 鎖存
2022-12-19 12:25:013721 來(lái)源：羅姆半導(dǎo)體社區(qū) 觸發(fā)器的電路圖由邏輯門(mén)組合而成，其結(jié)構(gòu)均由R-S鎖存器派生而來(lái)（廣義的觸發(fā)器包括鎖存器）。觸發(fā)器可以處理輸入、輸出信號(hào)和時(shí)鐘頻率之間的相互影響。 在R-S鎖存器的前面加一個(gè)由
2022-11-29 17:35:401584 什么是RS觸發(fā)器 其中R、S分別是英文復(fù)位 Reset 和置位 Set 的縮寫(xiě)，作為最簡(jiǎn)單的一種觸發(fā)器，是構(gòu)成各種復(fù)雜觸發(fā)器的基礎(chǔ)。RS觸發(fā)器的邏輯電路圖如下圖所示。 RS觸發(fā)器可以用與非門(mén)實(shí)現(xiàn)或者
2022-10-19 17:49:595720 
D觸發(fā)器也稱為“延遲觸發(fā)器”或“數(shù)據(jù)觸發(fā)器”，主要用于存儲(chǔ)1位二進(jìn)制數(shù)據(jù)，是數(shù)字電子產(chǎn)品中廣泛使用的觸發(fā)器之一。除了作為數(shù)字系統(tǒng)中的基本存儲(chǔ)元件外，D觸發(fā)器也被視為延遲線元件和零階保持元件。
2022-10-11 17:21:0297371 
上圖是用與非門(mén)實(shí)現(xiàn)的D觸發(fā)器的邏輯結(jié)構(gòu)圖，CP是時(shí)鐘信號(hào)輸入端，S和R分別是置位和清零信號(hào)，低有效; D是信號(hào)輸入端，Q信號(hào)輸出端;
2022-09-19 15:22:243240 每個(gè) Slice 有 8 個(gè) FF 。四個(gè)可以配置為 D 型觸發(fā)器或電平敏感鎖存器，另外四個(gè)只能配置為 D 型觸發(fā)器，但是需要記得是：當(dāng)原來(lái)的四個(gè) FF 配置為鎖存器時(shí)，不能使用這四個(gè) FF 。
2022-07-22 10:05:012518 每個(gè) Slice 有 8 個(gè) FF 。四個(gè)可以配置為 D 型觸發(fā)器或電平敏感鎖存器，另外四個(gè)只能配置為 D 型觸發(fā)器，但是需要記得是：當(dāng)原來(lái)的四個(gè) FF 配置為鎖存器時(shí)，不能使用這四個(gè) FF 。
2022-03-15 11:59:347158 這是一個(gè)系列文章，從最簡(jiǎn)單的門(mén)電路介紹，從基礎(chǔ)的鎖存器、觸發(fā)器、編碼器、譯碼器等一系列數(shù)字邏輯電路開(kāi)始，最終構(gòu)造一個(gè)簡(jiǎn)易版的CPU實(shí)物
2021-11-06 09:20:5816 首先應(yīng)該明確鎖存器和觸發(fā)器也是由與非門(mén)之類的東西構(gòu)成。尤其是鎖存器，雖說(shuō)數(shù)字電路定義含有鎖存器或觸發(fā)器的電路叫時(shí)序電路，但鎖存器有很多組合電路的特性。 組合電路就是一個(gè)真值表，一個(gè)函數(shù)，一組輸入對(duì)應(yīng)
2021-08-12 10:26:123567 D融發(fā)器工作原理及過(guò)程說(shuō)明： SD和RD接至基本RS觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。 ? ? ? ?當(dāng)SD=0且RD=1時(shí),不論輸入端D為何種狀態(tài)，都會(huì)使Q=1，Q非=0，即
2021-08-09 23:17:497277 均無(wú)效（高電平式）時(shí)，符合建立時(shí)間要求的D數(shù)據(jù)在CP上升沿作用下傳送到輸出端。 74ls74雙d觸發(fā)器引腳圖 在ttl電路中，比較典型的d觸發(fā)器電路有74ls74。74ls74是一個(gè)邊沿觸發(fā)器數(shù)字電路器件，每個(gè)器件中包含兩個(gè)相同的、相互獨(dú)立的邊沿觸發(fā)d觸發(fā)器電路模塊
2021-06-04 15:40:4163776 
，鎖存器有兩個(gè)輸入，一個(gè)是有效信號(hào)EN，一個(gè)是輸入數(shù)據(jù)信號(hào)DATA_IN，有一個(gè)輸出Q，它的功能就是在EN有效的時(shí)候把DATA_IN的值傳給Q，也就是鎖存的過(guò)程。 2）觸發(fā)器 觸發(fā)器（Flip-Flop，簡(jiǎn)寫(xiě)為FF）也叫雙穩(wěn)態(tài)門(mén)，又稱雙穩(wěn)態(tài)觸發(fā)器，是一種可以在兩種
2020-11-29 11:02:1120662 文章都對(duì)鎖存器有個(gè)誤解，我們后面會(huì)詳細(xì)說(shuō)明。 這篇文章，我們包含如下內(nèi)容： ①鎖存器、觸發(fā)器和寄存器的原理和區(qū)別，為什么鎖存器不好？ ② 什么樣的代碼會(huì)產(chǎn)生鎖存器？ ③ 為什么鎖存器依然存在于FPGA中？ 鎖存器、觸發(fā)器和寄存器的原理和區(qū)別，為什么鎖存器
2020-11-16 11:42:007206 
JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實(shí)際應(yīng)用中，它不僅有很強(qiáng)的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。
2019-11-08 14:48:4479654 
所謂自鎖開(kāi)關(guān)就是按一下，開(kāi)關(guān)接通并保持接通狀態(tài)；再按一下，開(kāi)關(guān)解鎖復(fù)位到初始狀態(tài)。本例通過(guò)D觸發(fā)器而設(shè)計(jì)的電子自鎖開(kāi)關(guān)，當(dāng)每按一下電路中的輕觸按鍵S1時(shí)，都可以使D觸發(fā)器翻轉(zhuǎn)一次，同時(shí)利用CD4013的特性，按鍵松開(kāi)后電路仍然保持自鎖狀態(tài)。
2019-10-01 11:03:0016749 
鎖存器（有時(shí)也稱為S/R鎖存器）是最小的存儲(chǔ)器塊。它們可以使用兩個(gè)NOR邏輯門(mén)（S和R為高電平有效）或兩個(gè)NAND門(mén)（輸入為低電平有效）構(gòu)建，并用于構(gòu)建更復(fù)雜的鎖存器和觸發(fā)器。
2019-07-30 11:23:285658 
CP=1時(shí)，門(mén)。。打開(kāi)，門(mén)。。被封鎖，從觸發(fā)器保持原來(lái)狀態(tài)不變，D信號(hào)進(jìn)入主觸發(fā)器。但是要特別注意，這時(shí)主觸發(fā)器只跟隨而不鎖存，即。。跟隨D變化，D怎么變。。也隨之怎么變。
2019-07-15 08:57:3242337 
數(shù)字時(shí)序電路中通常用到的觸發(fā)器有三種：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器。
2019-07-05 14:38:5412670 
D型觸發(fā)器是一個(gè)改進(jìn)的置位復(fù)位觸發(fā)器，增加了一個(gè)反相器，由此可見(jiàn)以防止S和R輸入處于相同的邏輯電平，此狀態(tài)將強(qiáng)制兩個(gè)輸出都處于邏輯“1”，超越反饋鎖存動(dòng)作，無(wú)論哪個(gè)輸入先進(jìn)入邏輯電平“1”都將失去控制，而另一個(gè)仍處于邏輯“0”的輸入控制鎖存器的結(jié)果狀態(tài)。
2019-06-26 15:36:2814537 
本文檔的主要內(nèi)容詳細(xì)介紹的是數(shù)字電路教程之觸發(fā)器課件的詳細(xì)資料說(shuō)明主要內(nèi)容包括了：一 SR鎖存器,二 電平觸發(fā)的觸發(fā)器,三 脈沖觸發(fā)的觸發(fā)器,四 邊沿觸發(fā)的觸發(fā)器,五 觸發(fā)器的邏輯功能及其描述方法
2018-12-28 08:00:0017 本文首先介紹了鎖存器Latch結(jié)構(gòu)和鎖存器latch的優(yōu)缺點(diǎn)，其次介紹了觸發(fā)器Flip-flop的結(jié)構(gòu)與優(yōu)缺點(diǎn)，最后介紹了鎖存器Latch和觸發(fā)器Flip-flop兩者之間的區(qū)別。
2018-04-18 14:10:10128942 
K觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實(shí)際應(yīng)用中，它不僅有很強(qiáng)的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。
2018-02-08 14:36:4348950 
鎖存器就是把單片機(jī)的輸出的數(shù)據(jù)先存起來(lái)，可以讓單片機(jī)繼續(xù)做其它事。它的LE為高的時(shí)候，數(shù)據(jù)就可以通過(guò)它。當(dāng)為低時(shí)，它的輸出端就會(huì)被鎖定RS觸發(fā)器是構(gòu)成其它各種功能觸發(fā)器的基本組成部分。又稱為基本RS觸發(fā)器。
2018-01-31 14:48:1328618 
JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實(shí)際應(yīng)用中，它不僅有很強(qiáng)的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。
2017-12-25 17:30:03172587 
鐘脈沖極性控制。CD4042內(nèi)部為四個(gè)主從結(jié)構(gòu)的D觸發(fā)器。當(dāng)POL=O時(shí)，鎖存器在CP的低電平期間開(kāi)通，D0~D3的數(shù)據(jù)分別傳送到Q0~Q3端，當(dāng)CP的上升沿來(lái)到時(shí)數(shù)據(jù)被鎖存，所以這時(shí)鎖存的是CP上升沿來(lái)到前
2017-11-24 09:52:5045919 
鎖存器（latch）---對(duì)脈沖電平敏感，在時(shí)鐘脈沖的電平作用下改變狀態(tài) 鎖存器是電平觸發(fā)的存儲(chǔ)單元，數(shù)據(jù)存儲(chǔ)的動(dòng)作取決于輸入時(shí)鐘（或者使能）信號(hào)的電平值，僅當(dāng)鎖存器處于使能狀態(tài)時(shí)，輸出才會(huì)隨著數(shù)據(jù)輸入發(fā)生變化。
2017-11-02 09:24:4192855 
所謂鎖存器，就是輸出端的狀態(tài)不會(huì)隨輸入端的狀態(tài)變化而變化，僅在有鎖存信號(hào)時(shí)輸入的狀態(tài)被保存到輸出，直到下一個(gè)鎖存信號(hào)到來(lái)時(shí)才改變。典型的鎖存器邏輯電路是 D 觸發(fā)器電路。 PS：鎖存信號(hào)（即對(duì)LE賦高電平時(shí)Data端的輸入信號(hào)）。鎖存，就是把信號(hào)暫存以維持某種電平狀態(tài)。
2017-10-30 14:35:5358733 
一種單鎖存器CMOS三值D型邊沿觸發(fā)器設(shè)計(jì)
2017-01-17 19:54:2422 數(shù)字電路--若干種觸發(fā)器工作原理
2017-01-07 21:08:0310 數(shù)字電路--觸發(fā)器原理
2016-12-29 19:03:1211 數(shù)字電路--觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器
2016-12-20 17:32:4014 圖中所示是用J-K觸發(fā)器組成的D觸發(fā)器電路。
從J-K觸發(fā)器的邏輯圖已知在D觸發(fā)器端增
2010-09-24 00:21:275729 
圖中所示是用CMOS電路D觸發(fā)器組成的十進(jìn)制環(huán)形計(jì)數(shù)器.圖中先將D觸發(fā)器拼成移位寄存器,然后把最后一級(jí)D觸發(fā)器
2010-09-20 23:46:5817359 
圖中所示是用CMOS電路D觸發(fā)器組成T型觸發(fā)器和J-K觸發(fā)器線路。圖示線路將D觸發(fā)器的Q端與D端相連，就可組成T
2010-09-20 03:31:3515895 1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理;
2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T 觸發(fā)器的邏輯功能;
3、正確理解鎖存器、觸發(fā)器的動(dòng)態(tài)特性
2010-08-18 16:39:35233 8路鍵盤(pán)D觸發(fā)鎖存器的制作
實(shí)現(xiàn)目的：
當(dāng)管腳設(shè)定為輸入時(shí)，了解如何可以編程設(shè)定上拉電阻，以達(dá)到簡(jiǎn)化硬件的目的。
2010-05-12 10:06:481016 
觸發(fā)器的分類, 觸發(fā)器的電路
雙穩(wěn)態(tài)器件有兩類：一類是觸發(fā)器，一類是鎖存器。鎖存器是觸發(fā)器的原始形式。基本
2010-03-09 09:59:591491 鎖存器,鎖存器是什么意思
鎖存器定義一位鐘控D觸發(fā)器只能傳送或存儲(chǔ)一位二進(jìn)制數(shù)據(jù)，而在實(shí)際工作中往往是一次傳送或存
2010-03-09 09:44:1211794 D觸發(fā)器工作原理是什么?
邊沿D 觸發(fā)器:
負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號(hào)。如果在CP 高電平期間輸入端出
2010-03-08 13:56:5068940 
D觸發(fā)器,D觸發(fā)器是什么意思
邊沿D 觸發(fā)器: 電平觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號(hào)。如果在CP 高
2010-03-08 13:53:134130 40174 CMOS 六D觸發(fā)器:
2009-08-08 11:32:2846 D觸發(fā)器實(shí)現(xiàn)二分頻電路(D觸發(fā)器構(gòu)成的2分頻電路)&
2009-06-12 13:58:5673460 
D觸發(fā)器的制作及電路圖
2009-05-19 09:35:4933
D觸發(fā)器構(gòu)成的定時(shí)電路圖
2009-05-08 15:15:263107 
D觸發(fā)器電路圖
2009-05-08 14:26:443484 
D觸發(fā)器的功能測(cè)試74LS74型雙D觸發(fā)器芯片引腳圖,D觸發(fā)器功能測(cè)試的引腳連線圖,D觸發(fā)器功能測(cè)試的引腳連線圖,用D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器,用D觸發(fā)器構(gòu)成四位移位寄存器
J-K
2009-02-14 15:27:51290 同步式D觸發(fā)器邏輯電路圖
2008-10-20 09:58:197678 
D觸發(fā)器
同步式D觸發(fā)器邏輯電路圖
D觸發(fā)器功能
2008-10-20 09:57:541846 
D觸發(fā)器真值表分析:
1. D 觸發(fā)器真值表
Dn
2007-09-11 23:15:2017600 CD4013 雙D觸發(fā)器 *CD4027 雙JK觸發(fā)器 *CD4042 四鎖存D型觸發(fā)器 *CD4043
2006-04-17 21:18:323219
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論