CD4042介紹 - d鎖存器cd4042的正確使用

　　CD4042介紹：

　　CD4042為時(shí)鐘控制鎖存D型觸發(fā)器，邏輯單元相當(dāng)于主一從型D型觸發(fā)器中的其中一級(jí)觸發(fā)器，因此數(shù)據(jù)從D端送到輸出端Q只要一個(gè)電乎就可以了。當(dāng)鎖存器內(nèi)部時(shí)鐘為“L”低電平時(shí)傳送數(shù)據(jù)，為“H”高電平時(shí)鎖存數(shù)據(jù)。對(duì)于一個(gè)完整的四D鎖存器，鎖存器的時(shí)鐘端CP和極性控制端POL經(jīng)異或門(mén)后作為鎖存器的內(nèi)部時(shí)鐘，因此，存人數(shù)據(jù)的條件發(fā)生在時(shí)鐘CP和極性POL同相時(shí)，異相時(shí)位鎖存。下圖為它的引出端功能圖。

　　CD4042的主要特點(diǎn)是時(shí)鐘脈沖CP的有效觸發(fā)極性可以選擇，這是由極性控制POL功能來(lái)實(shí)現(xiàn)的。CP和POL的信號(hào)成為異或門(mén)的兩個(gè)輸入信號(hào)，只有CP和POL邏輯狀態(tài)相同時(shí)，D端數(shù)據(jù)才被傳輸至Q端，否則數(shù)據(jù)被鎖存。POL為“O”，CP上升沿使數(shù)據(jù)D被鎖存；POL為“1”，CP下降沿使數(shù)據(jù)D被鎖存，如附表（真值表）。

　　d鎖存器cd4042的正確使用

　　本文對(duì)此搶答器電路分析如下。CD4042是CMOS四-D鎖存器，共16個(gè)引腳，其中DO、D1、D2、D2為數(shù)據(jù)輸入端，Q0.Q1.Q2.Q3為相應(yīng)的數(shù)據(jù)輸出端，CP端為時(shí)鐘脈沖，POL端為時(shí)鐘脈沖極性控制。CD4042內(nèi)部為四個(gè)主從結(jié)構(gòu)的D觸發(fā)器。當(dāng)POL=O時(shí)，鎖存器在CP的低電平期間開(kāi)通，D0~D3的數(shù)據(jù)分別傳送到Q0~Q3端，當(dāng)CP的上升沿來(lái)到時(shí)數(shù)據(jù)被鎖存，所以這時(shí)鎖存的是CP上升沿來(lái)到前瞬間的數(shù)據(jù);反之，當(dāng)POL.=1時(shí)，鎖存器在CP的高電平期間開(kāi)通，當(dāng)CP的下降沿來(lái)到時(shí)數(shù)據(jù)被鎖存，這時(shí)鎖存的是CP下降沿來(lái)到前瞬間的數(shù)據(jù)。其邏輯功能如附表所示。

　　該款搶答器的搶答輸入設(shè)計(jì)是成功的，工作原理原文已闡明，本文不再贅述。但為什么電路不能復(fù)位呢？這是因?yàn)閺?fù)位前IC1、IC2的Q0~Q3共8個(gè)輸出端必有一個(gè)為高電平（設(shè)IC1的QO端為高電平）。這時(shí)LED1亮，其導(dǎo)通壓降約2V，所以CP端電位被LED1拉高;按下K9時(shí)，CP端接12V，仍為高電平，而POL恒接地，鎖存器無(wú)法開(kāi)通，原鎖存數(shù)據(jù)不變，IC1的QO端仍保持高電平。盡管當(dāng)K9按下時(shí)LED1兩端因幾乎無(wú)壓差（實(shí)測(cè)）而熄滅，但K9一斷開(kāi)，LED1又會(huì)再亮。

　　由附表可知，要讓鎖存器在POL端接地時(shí)開(kāi)通，并將D0-D3的數(shù)據(jù)“0”分別傳送到Q0-Q3端，CP應(yīng)接地才行。所以將復(fù)位開(kāi)關(guān)K9的上端由原接電源+12V改為接地。k9的下端仍與兩CP端相連。此外，K9的下端與LED1-LED8公共負(fù)極之間加串了一只限流電阻R10，其作用是避免在K9按下瞬間（原有一輸出端呈高電平）電流對(duì)輸出端及相應(yīng)LED的沖擊。

　　具體修改如下：斷開(kāi)圖1右側(cè)的4個(gè)打“x”處，再將圍2的電路按標(biāo)示接入圖1即可。修改后的電路經(jīng)實(shí)驗(yàn)工作正常。