d鎖存器cd4042的正確使用 - 全文

　　什么是鎖存器

　　鎖存器（Latch）是一種對(duì)脈沖電平敏感的存儲(chǔ)單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號(hào)暫存以維持某種電平狀態(tài)。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設(shè)的不同步問題，再其次是解決驅(qū)動(dòng)的問題，最后是解決一個(gè) I/O 口既能輸出也能輸入的問題。鎖存器是利用電平控制數(shù)據(jù)的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。

　　鎖存器原理

　　CMOS反相器的功能是可以使輸出獲得跟輸入相反的邏輯值，那如果把兩個(gè)反相器的輸入跟輸出連接在一起會(huì)出現(xiàn)什么情況呢？我們來看下圖，假設(shè)某個(gè)時(shí)刻反相器A的輸入是1，那么其輸出會(huì)是0；因?yàn)锳的輸出連接到B的輸入端，即反相器B的輸入為0，那么其輸出會(huì)變?yōu)?；又因?yàn)锽的輸出連接到A的輸入端，即B輸出的1反饋回A的輸入，對(duì)剛才假設(shè)的“A的輸入為1”進(jìn)行了確認(rèn)和加強(qiáng)。此時(shí)A的輸入確實(shí)為1，按A和B的輸入輸出連接關(guān)系，又走了一遍剛才的路程，如此循環(huán)，結(jié)果是反相器A的輸出穩(wěn)定為0，反相器B的輸出穩(wěn)定為1。這個(gè)結(jié)構(gòu)的電路有兩個(gè)穩(wěn)定的狀態(tài)，一般稱之為雙穩(wěn)態(tài)電路?？梢婎愃频碾p穩(wěn)態(tài)電路可以穩(wěn)定地保持其節(jié)點(diǎn)中的值（數(shù)據(jù)），具有記憶功能，這就是鎖存器工作的原理。

　　鎖存器應(yīng)用

　　所謂鎖存器，就是輸出端的狀態(tài)不會(huì)隨輸入端的狀態(tài)變化而變化，僅在有鎖存信號(hào)時(shí)輸入的狀態(tài)才被保存到輸出，直到下一個(gè)鎖存信號(hào)到來時(shí)才改變。

　　鎖存器多用于集成電路中，在數(shù)字電路中作為時(shí)序電路的存儲(chǔ)元件，在某些運(yùn)算器電路中有時(shí)采用鎖存器作為數(shù)據(jù)暫存器。封裝為獨(dú)立的產(chǎn)品后也可以單獨(dú)應(yīng)用，數(shù)據(jù)有效延遲于時(shí)鐘信號(hào)有效。這意味著時(shí)鐘信號(hào)先到，數(shù)據(jù)信號(hào)后到。

　　在某些應(yīng)用中，單片機(jī)的I/O 口上需要外接鎖存器。例如，當(dāng)單片機(jī)連接片外存儲(chǔ)器時(shí)，要接上鎖存器，這是為了實(shí)現(xiàn)地址的復(fù)用。假設(shè)，MCU端口其中的 8 路的 I/O 管腳既要用于地址信號(hào)又要用于數(shù)據(jù)信號(hào)，這時(shí)就可以用鎖存器先將地址鎖存起來。

　　8051訪問外部存儲(chǔ)器時(shí)P0口和P2口共同做為地址總線，P0口常接鎖存器再接存儲(chǔ)器。以防止總線間的沖突。而P2口直接接存儲(chǔ)器。因?yàn)閱纹瑱C(jī)內(nèi)部時(shí)序只能鎖住P2口的地址，如果用P0口傳輸數(shù)據(jù)時(shí)不用鎖存器的話，地址就改變了。

　　看看8051單片機(jī)總線操作的時(shí)序圖對(duì)我們很有幫助。由于數(shù)據(jù)總線、地址總線共用P0口，所以要分時(shí)復(fù)用。先送地址信息，由ALE使能鎖存器將地址信息鎖存在外設(shè)的地址端，然后送數(shù)據(jù)信息和讀寫使能信號(hào)，在指定的地址進(jìn)行讀寫操作。使用鎖存器來區(qū)分開單片機(jī)的地址和數(shù)據(jù)，8051系列的單片機(jī)用的比較多，也有一些單片機(jī)內(nèi)部有地址鎖存功能，如8279就不用鎖存器了。

　　CD4042介紹：

　　CD4042為時(shí)鐘控制鎖存D型觸發(fā)器，邏輯單元相當(dāng)于主一從型D型觸發(fā)器中的其中一級(jí)觸發(fā)器，因此數(shù)據(jù)從D端送到輸出端Q只要一個(gè)電乎就可以了。當(dāng)鎖存器內(nèi)部時(shí)鐘為“L”低電平時(shí)傳送數(shù)據(jù)，為“H”高電平時(shí)鎖存數(shù)據(jù)。對(duì)于一個(gè)完整的四D鎖存器，鎖存器的時(shí)鐘端CP和極性控制端POL經(jīng)異或門后作為鎖存器的內(nèi)部時(shí)鐘，因此，存人數(shù)據(jù)的條件發(fā)生在時(shí)鐘CP和極性POL同相時(shí)，異相時(shí)位鎖存。下圖為它的引出端功能圖。

　　CD4042的主要特點(diǎn)是時(shí)鐘脈沖CP的有效觸發(fā)極性可以選擇，這是由極性控制POL功能來實(shí)現(xiàn)的。CP和POL的信號(hào)成為異或門的兩個(gè)輸入信號(hào)，只有CP和POL邏輯狀態(tài)相同時(shí)，D端數(shù)據(jù)才被傳輸至Q端，否則數(shù)據(jù)被鎖存。POL為“O”，CP上升沿使數(shù)據(jù)D被鎖存；POL為“1”，CP下降沿使數(shù)據(jù)D被鎖存，如附表（真值表）。

　　d鎖存器cd4042的正確使用

　　本文對(duì)此搶答器電路分析如下。CD4042是CMOS四-D鎖存器，共16個(gè)引腳，其中DO、D1、D2、D2為數(shù)據(jù)輸入端，Q0.Q1.Q2.Q3為相應(yīng)的數(shù)據(jù)輸出端，CP端為時(shí)鐘脈沖，POL端為時(shí)鐘脈沖極性控制。CD4042內(nèi)部為四個(gè)主從結(jié)構(gòu)的D觸發(fā)器。當(dāng)POL=O時(shí)，鎖存器在CP的低電平期間開通，D0~D3的數(shù)據(jù)分別傳送到Q0~Q3端，當(dāng)CP的上升沿來到時(shí)數(shù)據(jù)被鎖存，所以這時(shí)鎖存的是CP上升沿來到前瞬間的數(shù)據(jù);反之，當(dāng)POL.=1時(shí)，鎖存器在CP的高電平期間開通，當(dāng)CP的下降沿來到時(shí)數(shù)據(jù)被鎖存，這時(shí)鎖存的是CP下降沿來到前瞬間的數(shù)據(jù)。其邏輯功能如附表所示。

　　該款搶答器的搶答輸入設(shè)計(jì)是成功的，工作原理原文已闡明，本文不再贅述。但為什么電路不能復(fù)位呢？這是因?yàn)閺?fù)位前IC1、IC2的Q0~Q3共8個(gè)輸出端必有一個(gè)為高電平（設(shè)IC1的QO端為高電平）。這時(shí)LED1亮，其導(dǎo)通壓降約2V，所以CP端電位被LED1拉高;按下K9時(shí)，CP端接12V，仍為高電平，而POL恒接地，鎖存器無法開通，原鎖存數(shù)據(jù)不變，IC1的QO端仍保持高電平。盡管當(dāng)K9按下時(shí)LED1兩端因幾乎無壓差（實(shí)測(cè)）而熄滅，但K9一斷開，LED1又會(huì)再亮。

　　由附表可知，要讓鎖存器在POL端接地時(shí)開通，并將D0-D3的數(shù)據(jù)“0”分別傳送到Q0-Q3端，CP應(yīng)接地才行。所以將復(fù)位開關(guān)K9的上端由原接電源+12V改為接地。k9的下端仍與兩CP端相連。此外，K9的下端與LED1-LED8公共負(fù)極之間加串了一只限流電阻R10，其作用是避免在K9按下瞬間（原有一輸出端呈高電平）電流對(duì)輸出端及相應(yīng)LED的沖擊。

　　具體修改如下：斷開圖1右側(cè)的4個(gè)打“x”處，再將圍2的電路按標(biāo)示接入圖1即可。修改后的電路經(jīng)實(shí)驗(yàn)工作正常。