數(shù)字電路設(shè)計(jì)中的一款強(qiáng)大工具—Verilog編程語(yǔ)言介紹

01

功能和特點(diǎn)

Verilog是一種硬件描述語(yǔ)言，用于描述數(shù)字電路的結(jié)構(gòu)和行為。與傳統(tǒng)的編程語(yǔ)言不同，Verilog更加注重電路的行為和時(shí)序特性。它能夠精確地描述數(shù)字電路中的邏輯功能、寄存器、組合邏輯等元素，并且可以模擬電路在不同輸入下的輸出結(jié)果。

Verilog特點(diǎn)

·硬件級(jí)描述：Verilog可以直接描述數(shù)字電路的結(jié)構(gòu)和行為，而不需要過(guò)多的關(guān)注底層硬件細(xì)節(jié)。這使得設(shè)計(jì)者能夠更加專(zhuān)注于電路功能和性能的實(shí)現(xiàn)。

高層抽象：Verilog提供了高層抽象的能力，可以使用模塊化的方式組織電路設(shè)計(jì)。這樣可以方便地復(fù)用已有的模塊，提高設(shè)計(jì)效率。

仿真支持：Verilog可以通過(guò)仿真工具進(jìn)行功能驗(yàn)證和時(shí)序分析，幫助設(shè)計(jì)者發(fā)現(xiàn)和解決潛在的問(wèn)題。仿真還可以用于驗(yàn)證設(shè)計(jì)在不同輸入情況下的正確性。

綜合與實(shí)現(xiàn)：Verilog可以通過(guò)綜合工具將代碼轉(zhuǎn)化為實(shí)際的硬件電路，然后進(jìn)行布局布線(xiàn)和實(shí)際物理設(shè)計(jì)。這使得設(shè)計(jì)者能夠更好地了解設(shè)計(jì)的資源占用和時(shí)序約束。

ONE

下面介紹Verilog的一些基礎(chǔ)知識(shí)：

02

模塊描述

Ⅰ模塊定義

Verilog程序由一個(gè)或多個(gè)模塊組成。模塊是Verilog中的最基本單位，用于描述特定的電路功能。以下是一個(gè)簡(jiǎn)單的模塊定義的示例：

在上面的示例中，我們定義了一個(gè)名為my_module的模塊，它有兩個(gè)輸入（a和b）和一個(gè)輸出（c）；

注意事項(xiàng)：每個(gè)模塊應(yīng)單獨(dú)處于一個(gè).v文件中，模塊名即為文件名（規(guī)范代碼?。?/p>

Ⅱ 模塊輸入輸出信號(hào)

輸入：input

輸出：output

在上述模塊中我們用到了input輸入信號(hào)，通過(guò)模塊的輸入輸出端口都可以看出模塊的信號(hào)，若不寫(xiě)信號(hào)類(lèi)型則默認(rèn)為wire類(lèi)型信號(hào)~

Ⅲ 模塊實(shí)例化

如下圖所示，top_module的兩個(gè)輸入端口連接到次級(jí)模塊(mod_a)的輸入端口，那如何在top_module模塊模塊中使用mod_a模塊的功能呢？這就需要通過(guò)模塊實(shí)例化，可以把top_module看成C語(yǔ)言中的主函數(shù)，次級(jí)模塊mod_a看成普通函數(shù)，這樣就可以在主函數(shù)中調(diào)用其他函數(shù)來(lái)完成相應(yīng)的功能~

在top_module中實(shí)例化mod_a的方式為：

模塊實(shí)例化語(yǔ)法：模塊名 實(shí)例名(定義連接port的信號(hào));

03

邏輯塊(always、generate)

Ⅰalways邏輯塊

always塊可構(gòu)建 組合邏輯塊 和 時(shí)序邏輯塊，復(fù)雜的邏輯操作都需要處于該邏輯塊中，如if、case、for等；

1、組合邏輯塊

① always邏輯塊中任意信號(hào)變化時(shí)立即觸發(fā)，執(zhí)行begin - end之間的語(yǔ)句；

② begin - end用于將多條語(yǔ)句組成一個(gè)代碼塊，只有一條語(yǔ)句時(shí)可省略；

2、時(shí)序邏輯塊

① clk 信號(hào)的上升沿觸發(fā)；

② posedge:? 上升沿；

③ negedge: 下降沿；

Ⅱ generate邏輯塊

generate主要結(jié)合for循環(huán)使用，主要用途有：

·?對(duì)向量中的多個(gè)位進(jìn)行重復(fù)操作；

·?對(duì)同一個(gè)模塊進(jìn)行多次重復(fù)實(shí)例化(主要用途)；

1、操作向量：

2、模塊重復(fù)多次實(shí)例化：

注意：模塊多次實(shí)例化時(shí)必須寫(xiě)每個(gè)begin_end結(jié)構(gòu)的名稱(chēng)(gen_mod_a)；

04

賦值方式

Verilog 中賦值方式有三種：連續(xù)賦值、阻塞賦值、非阻塞賦值；

1、連續(xù)賦值（assign）

該語(yǔ)句表示把x和y兩個(gè)信號(hào)進(jìn)行連接，真實(shí)的物理連接！

不能在always塊中使用；

2、阻塞賦值（=）

在組合always塊中用阻塞式賦值；

執(zhí)行順序：按照begin_end語(yǔ)句塊中的順序依次執(zhí)行，上述輸出結(jié)果為：out1 = a ，out2 = b；

3、非阻塞賦值（<=）

① 時(shí)序always塊中用非阻塞賦值；

② 執(zhí)行順序：begin_end中所有語(yǔ)句并行執(zhí)行，上述輸出結(jié)果為：out1 = a ，out2 = a；

05

一些小建議

Verilog編程語(yǔ)言廣泛應(yīng)用于數(shù)字電路設(shè)計(jì)、FPGA設(shè)計(jì)、芯片設(shè)計(jì)等領(lǐng)域。無(wú)論是從事硬件設(shè)計(jì)的工程師，還是對(duì)數(shù)字電路感興趣的學(xué)生，都可以通過(guò)學(xué)習(xí)Verilog來(lái)提高自己的設(shè)計(jì)能力。

當(dāng)然，學(xué)習(xí)Verilog并不是一蹴而就的過(guò)程。初學(xué)者可以通過(guò)閱讀相關(guān)的教材和資料，進(jìn)一步學(xué)習(xí)Verilog的內(nèi)部原理和基礎(chǔ)語(yǔ)法。此外，還可以結(jié)合實(shí)際的電路設(shè)計(jì)案例進(jìn)行練習(xí)，逐步提高自己的編程能力。

總而言之，Verilog是一種強(qiáng)大的硬件描述語(yǔ)言，用于描述數(shù)字電路的結(jié)構(gòu)和行為。它具有硬件級(jí)描述、高層抽象、仿真支持和綜合與實(shí)現(xiàn)等特點(diǎn)，廣泛應(yīng)用于數(shù)字電路設(shè)計(jì)領(lǐng)域。如果你對(duì)數(shù)字電路設(shè)計(jì)感興趣，那么Verilog是你需要掌握的必不可少的技能之一 ~

審核編輯：劉清