Verilog HDL 數(shù)字系統(tǒng)設計
2012-08-17 21:10:51
：① 邏輯功能正確，②可快速仿真，③ 綜合結(jié)果最優(yōu)（如果是hardware model)，④可讀性較好。2. 范圍本規(guī)范涉及Verilog HDL編碼風格，編碼中應注意的問題， Testbench的編碼
2017-12-08 14:36:30
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Verilog HDL 基本語法
2017-12-08 14:39:50
的具體控制和運行。Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用 Ve r i l o g仿真器進行驗證。語言從C編程語言
2020-11-30 19:03:38
HDL語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設 計外部訪問設計，包括模擬的具體控制和運行。 Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此
2018-07-03 05:19:30
Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述
2019-09-06 09:14:16
Verilog HDL程序設計與實踐(xilinx)!Verilog HDL程序設計與實踐(xilinx)!
2014-11-21 16:15:00
`共分為四部分，Verilog HDL語言、FPGA設計實例、ModelSim仿真工具及QuartusII開發(fā)工具。Verilog HDL設計與實戰(zhàn).PDF版電子書回復帖子查看下載資料[hide][/hide]Verilog HDL設計與實戰(zhàn)配套代碼回復帖子查看下載資料[hide][/hide]`
2021-06-16 10:50:55
本合集資料包括：1.Verilog HDL程序設計實例詳解2.Verilog HDL經(jīng)典教程3.Verilog HDL實驗練習與語法手冊4.Verilog HDL硬件描述語言
2020-08-21 10:06:20
嵌入式開發(fā)Verilog教程（二）——Verilog HDL設計方法概述前言一、Verilog HDL語言簡介1.1 Verilog HDL語言是什么1.2前言在數(shù)字邏輯設計領(lǐng)域，迫切需要一種共同
2021-11-08 09:30:31
Verilog HDL語言有什么優(yōu)越性Verilog HDL語言在FPGA/CPLD開發(fā)中的應用
2021-04-23 07:02:03
誰有verilog hdl詳細視頻教程適合初學者。。 小弟求地址?。?！
2012-03-12 16:26:17
Verilog HDL 的特點Verilog HDL 語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。使用這種語言編寫的模型可以方便地使用 Verilog 仿真器進行驗證
2018-09-18 09:33:31
`黑金動力Verilog HDL時序篇，設計步驟與時鐘，綜合仿真。`
2021-03-29 14:57:56
什么是數(shù)字系統(tǒng)？verilog hdl又是什么？基于verilog hdl的數(shù)字系統(tǒng)應用該如何去設計？
2021-06-21 06:54:02
如何在ALTERA公司的Quartus II環(huán)境下用VHDL、Verilog HDL實現(xiàn)設計輸入，采用同步時鐘，成功編譯、綜合、適配和仿真，并下載到Stratix系列FPGA芯片EP1S25F780C5中。
2021-04-15 06:19:38
求大神們幫忙做一個用
Verilog HDL編寫的
DDS正弦信號發(fā)生器，輸出頻率200-3000Hz就行，或者有怎么做的資料也好 求大神幫幫忙啊！ 394213095@qq.com郵箱 或者提供點源程序資料都行真的急求 求大家?guī)蛶兔Γ?/div>
2015-03-16 16:12:48
Verilog HDL Synthesis (A Practical Primer)
2009-02-12 09:36:24
40 Verilog HDL基礎(chǔ)知識：硬件描述語言是硬件設計人員和電子設計自動化工具之間的界面。其主要目的是用來編寫設計文件，建立電子系統(tǒng)行為級的仿真模型即利用計算機的巨大能力對用
2009-05-31 19:33:3948 Verilog HDL 綜合實用教程第1章 基礎(chǔ)知識第2章 從Verilog結(jié)構(gòu)到邏輯門第3章 建模示例第4章 模型的優(yōu)化第5章 驗證附錄A 可綜合的語言結(jié)構(gòu)附錄B 通用庫
2009-07-20 11:21:1386 采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設計,以及在與其它各種數(shù)字邏輯設計方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關(guān)鍵詞
2009-08-21 10:50:0569 簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖。
2009-10-19 10:49:16104 Verilog-HDL實踐與應用系統(tǒng)設計本書從實用的角度介紹了硬件描述語言Verilog-HDL。通過動手實踐,體驗Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡單的實例列舉了Verilog-HDL的用法;
2009-11-14 22:57:40146 Verilog hdl教程實例
【例 3.2】4 位計數(shù)器module count4(out,reset,clk);output[3:0] out;input reset,clk;reg
2010-02-09 09:41:0154 Verilog HDL 華為入門教程
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設計方法，初步了解并掌握Verilog HDL語言的基本要素，能
2010-02-11 08:35:38140 Verilog HDL入門教程(華為絕密資料)
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設計方法，初步了解并掌握Verilog HDL語言的
2010-04-02 11:52:210 Verilog HDL練習題
2010-11-03 16:47:13193 什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
2009-01-18 14:53:26
3678 
摘 要：通過設計實例詳細介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優(yōu)越性。
2009-06-20 11:51:281857 
Verilog HDL程序基本結(jié)構(gòu)與程序入門
Verilog HDL程序基本結(jié)構(gòu)
Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的
2010-02-08 11:43:302185 Verilog HDL語言簡介
1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
2010-02-09 08:59:333609 VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設計的硬件描述語言，并且都已成為IEEE標準。VHDL是在1987年成為IEEE標準，Verilog HDL
2010-02-09 09:01:1710317 Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。
2011-01-11 10:45:291182 《Verilog HDL 程序設計教程》對Verilog HDL程序設計作了系統(tǒng)全面的介紹，以可綜合的設計為重點，同時對仿真和模擬也作了深入的闡述?！?b class="flag-6" style="color: red">Verilog HDL 程序設計教程》以Verilog-1995標準為基礎(chǔ)
2011-09-22 15:53:360 本內(nèi)容介紹了應用Verilog HDL進行數(shù)字系統(tǒng)設計實例
2011-09-27 16:30:2987 Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)
2012-10-08 14:48:310 電子發(fā)燒友網(wǎng)核心提示： 本例程是Verilog HDL源代碼：關(guān)于基本組合邏輯功能中雙向管腳的功能實現(xiàn)源代碼。 Verilog HDL: Bidirectional Pin This example implements a clocked bidirectional pin in Verilog HDL.
2012-10-15 11:28:261525 本書以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設計流程、語法及建模方式等。
2012-11-28 13:32:57943 Verilog HDL 數(shù)字設計教程【作者：賀敬凱；出版社：西安電子科技大學出版社】（本資料為ppt） 內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機設計，仿真，還有好幾個可綜合設計的舉例，除了
2012-11-28 13:43:11489 電子發(fā)燒友網(wǎng)站提供《夏宇聞譯(第二版)-Verilog HDL數(shù)字設計與綜合.txt》資料免費下載
2014-09-17 00:08:460 電子發(fā)燒友網(wǎng)站提供《Verilog HDL數(shù)字設計與綜合_夏宇聞譯（第二版）.txt》資料免費下載
2015-09-08 17:43:220 Verilog HDL程序設計與實踐著重介紹了Verilog HDL語言
2015-10-29 14:45:4721 verilog HDL基礎(chǔ)程序135例，適合初學者。
2015-11-06 09:49:4623 介紹Verilog HDL數(shù)字設計與綜合的課件
2015-12-23 10:58:540 Verilog HDL硬件描述語言
有需要的下來看看
2015-12-29 15:31:270 本書系統(tǒng)講解了Verilog HDL的基本語法和高級應用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識點之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應用場景，讓讀者不僅
2015-12-31 15:56:367 本章介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。verilog相關(guān)教程材料，有興趣的同學可以下載學習
2016-04-25 16:09:3214 Verilog HDL程序設計教程-人郵
2016-05-11 11:30:1934 Verilog HDL實驗練習與語法手冊-高教
2016-05-11 11:30:190 Verilog_HDL教程,又需要的朋友下來看看
2016-05-11 17:30:150 Verilog+HDL實用教程-電科，下來看看。
2016-05-11 17:30:1534 Verilog_HDL語言的學習，為FPGA編程打下堅實的基礎(chǔ)
2016-05-19 16:40:5212 Verilog HDL應用程序設計實例精講。
2016-05-20 11:16:3590 Verilog HDL應用程序設計實例精講
2016-05-20 11:16:35284 Verilog HDL 華為入門教程
2016-06-03 16:57:5345 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并能夠進行一些簡單設計的Verilog HDL建模。
2016-07-15 15:27:000 verilog HDL，fpga，硬件電路學習資料
2016-09-01 14:55:490 ；第4章至第6章主要討論如何合理地使用Verilog HDL語言描述高性能的可綜合電路；第7章和第8章重點介紹了如何編寫測試激勵以及Verilog的仿真原理；第9章展望HDL語言的發(fā)展趨勢。
2016-10-10 17:04:40566 Verilog HDL硬件描述語言，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:1111 Verilog HDL設計(進階)，感興趣的小伙伴們可以瞧一瞧。
2016-11-10 15:29:3615 Verilog HDL設計(入門)，感興趣的小伙伴們可以瞧一瞧。
2016-11-10 15:29:3623 Verilog HDL設計(提高)，感興趣的小伙伴們可以瞧一瞧。
2016-11-10 15:29:3615 Verilog HDL虛擬器件和虛擬接口模型
2017-02-07 18:25:214 基于FPGA Verilog-HDL語言的串口設計
2017-02-16 00:08:5935 本文檔的主要內(nèi)容詳細介紹的是Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設計教程。
2018-09-20 15:51:2680 本文檔的主要內(nèi)容詳細介紹的是常用模塊的Verilog HDL設計詳細資料免費下載。
2018-10-16 11:12:5420 本文檔的主要內(nèi)容詳細介紹的是Quartus-II使用教程之Quartus Ⅱ的Verilog HDL建模與仿真資料說明
2018-12-07 08:00:0039 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌握HDL 設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并能夠進行一些簡單設計的Verilog HDL建模。
2019-02-11 08:00:0095 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。
2019-11-13 07:03:003029 硬件描述語言基本語法和實踐
（1）VHDL 和Verilog HDL的各自特點和應用范圍
（2）Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
（3） Verilog HDL組合邏輯語句結(jié)構(gòu)
2019-07-03 17:36:0053 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2020-06-17 16:13:1112911 的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL，均為IEEE標準。Verilog HDL具有C語言基礎(chǔ)就很容易上手，而VHDL語言則需要Ada編程基礎(chǔ)。另外Verilog
2020-09-01 11:47:094002 
本文檔的主要內(nèi)容詳細介紹的是Verilog教程之Verilog HDL程序設計語句和描述方式。
2020-12-09 11:24:2346 本文檔的主要內(nèi)容詳細介紹的是Verilog HDL教程135例免費下載。
2021-01-21 16:30:5353 1、如何使用Verilog HDL描述可綜合電路 Verilog 有什么奇技淫巧？我想最重要的是理解其硬件特性。Verilog HDL語言僅是對已知硬件電路的文本描述。所以編寫前： 對所需實現(xiàn)的硬件
2021-04-04 11:19:003838 
本次使用Vivado調(diào)用DDS的IP進行仿真，并嘗試多種配置方式的區(qū)別，設計單通道信號發(fā)生器（固定頻率）、Verilog查表法實現(xiàn)DDS、AM調(diào)制解調(diào)、DSB調(diào)制解調(diào)、可編程控制的信號發(fā)生器（調(diào)頻調(diào)相）。
2021-04-27 16:33:065595 
簡單介紹Verilog HDL語言和仿真工具。
2021-05-06 16:17:10617 Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
2021-07-23 14:36:559911 Verilog HDL入門教程.pdf
2021-11-02 16:27:14108 （69）Verilog HDL測試激勵：時鐘激勵21.1 目錄1）目錄2）FPGA簡介3）Verilog HDL簡介4）Verilog HDL測試激勵：時鐘激勵25）結(jié)語1.2 FPGA簡介FPGA
2021-12-29 19:42:190 （77）Verilog HDL測試激勵：復位激勵31.1 目錄1）目錄2）FPGA簡介3）Verilog HDL簡介4）Verilog HDL測試激勵：復位激勵35）結(jié)語1.2 FPGA簡介FPGA
2021-12-29 19:42:390 Verilog HDL入門教程-Verilog HDL的基本語法
2022-01-07 09:23:42159 Verilog HDL 入門教程
2022-08-08 14:36:225 在前一章中，我們介紹了Verilog HDL提供的內(nèi)置基本門。本章講述Verilog HDL指定用戶定義原語U D P的能力。
2022-08-08 11:46:46733 節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點。
2023-08-28 09:54:341116 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論