您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計(jì)速成（8）-下載驗(yàn)證(3)
2012年05月18日 16:56 來源：本站整理 作者：秩名 我要評(píng)論(0)
我們現(xiàn)在先要選擇適當(dāng)?shù)木幊唐鳎?/p>
一定要打開編程窗口才可以看到這些設(shè)置)
設(shè)置如下：Hardware Type 選擇ByteBlaster[MV]
點(diǎn)擊圖中的Program，將看到紅條不斷添滿狀態(tài)條，最后彈出編程成功的窗口，如圖
點(diǎn)OK
現(xiàn)在你就可以通過JX002B上的硬件資源來驗(yàn)證表決器功能是否正確，按下表的指撥開關(guān)SW1、SW2、SW3狀態(tài)來進(jìn)行完全測(cè)試
通過測(cè)試，設(shè)計(jì)的表決器功能完全正確
至此，一個(gè)相對(duì)完整的PLD設(shè)計(jì)的流程已經(jīng)講完了，不是很難吧，其實(shí)學(xué)習(xí)PLD設(shè)計(jì)比學(xué)習(xí)單片機(jī)或DSP更簡(jiǎn)單，不過想把設(shè)計(jì)做的可靠，高效，還需要進(jìn)一步的學(xué)習(xí)和總結(jié)。
本文導(dǎo)航
- 第 1 頁(yè)：PLD設(shè)計(jì)速成（8）-下載驗(yàn)證(1)
- 第 2 頁(yè)：穩(wěn)壓電源和實(shí)驗(yàn)板連接端
- 第 3 頁(yè)：選擇適當(dāng)?shù)木幊唐?/strong>
用戶評(píng)論
發(fā)表評(píng)論
PLD芯片業(yè)界動(dòng)態(tài)
PLD芯片技術(shù)應(yīng)用
VHDL語言技術(shù)應(yīng)用
VHDL語言資料下載
- 異步串行通信接口電路的VHDL語言設(shè)計(jì)
- 基本數(shù)學(xué)運(yùn)算庫(kù) -包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單
- VHDL語言的常用語法
- VHDL語言的程序結(jié)構(gòu)與數(shù)據(jù)類型
- vhdl語言實(shí)例集
- 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設(shè)計(jì)
- VHDL語言實(shí)現(xiàn)DDR2 SDRAM控制
- VHDL語言在狀態(tài)機(jī)電路中的設(shè)計(jì)
- 基于VHDL語言的智能密碼鎖設(shè)計(jì)
- VHDL語言電子科技大學(xué)課件 PPT