數(shù)字中頻顧名思義，是指一種中間頻率的信號形式。中頻是相對于基帶信號和射頻信號來講的，中頻可以有一級或多級，它是基帶和射頻之間過渡的橋梁。 如圖1所示，中頻部分用數(shù)字方式來實現(xiàn)就稱之為數(shù)字中頻。數(shù)字
2023-10-21 18:59:00
2568 
基于GPS/BD兼容高靈敏度導航產(chǎn)品開發(fā)和產(chǎn)業(yè)化項目，對經(jīng)典載波跟蹤環(huán)進行修改，設計實現(xiàn)了高靈敏度跟蹤環(huán)路。將傳統(tǒng)的單點積分數(shù)據(jù)，轉化成一列數(shù)據(jù)，對該數(shù)據(jù)進行FFT變換后，可提高載波頻率的估計精度，從而提高系統(tǒng)的跟蹤靈敏度。并對高靈敏度跟蹤環(huán)路進行仿真分析，證明高靈敏跟蹤環(huán)路對弱信號的跟蹤能力。
2013-08-12 10:23:015566 根據(jù)BPSK調(diào)制信號調(diào)制機理和平方倍頻法原理，在FPGA平臺上設計實現(xiàn)了BPSK調(diào)制信號載波頻率估計單元。
2014-09-01 11:26:402585 模擬控制環(huán)路促成了非常容易的補償，環(huán)路經(jīng)過了校準，以不受工作條件的影響，該環(huán)路還可實現(xiàn)逐周期限流，并產(chǎn)生快速和準確的電壓及負載瞬態(tài)響應，在運用數(shù)字控制的產(chǎn)品中沒有見到與ADC量化有關的誤差
2018-09-26 17:32:24
Gardner算法實現(xiàn)基帶信號位同步的原理和MATLAB程序講解-無線通信技術分享-4作者：頻率相應關鍵詞：Gardner算法 異步位同步 插值濾波器 非數(shù)據(jù)定時誤差提取 TED 環(huán)路濾波器各位朋友
2013-09-10 15:17:26
實現(xiàn)了 13位數(shù)字轉換輸出，芯片面積為 1.1mm 2,分辨率為 0.5ns。之后于 2003年，該作者在文獻[5]報道了一種全數(shù)字化的模數(shù)變換電路，該電路基于環(huán)形延時門的全數(shù)字TDC實現(xiàn)。文獻稱以
2015-02-02 14:04:52
5.2 ieee 802.11a中的同步 5.3 分組檢測 5.3.1 分組檢測常用算法 5.3.2 延時相關加長度保持算法的硬件結構 5.3.3 分組檢測的實現(xiàn) 5.4 載波同步 5.4.1 載波同步
2012-04-24 09:21:33
物理層標準IEEE 802．11a為實例，研究如何在FPGA上實現(xiàn)一個OFDM通信系統(tǒng)的基帶收發(fā)機?！痘赬ILINX FPGA的OFDM通信系統(tǒng)基帶設計》在系統(tǒng)地給出了收發(fā)機模塊劃分的基礎上，對每個
2012-11-02 11:09:37
。應用數(shù)字下變頻技術和Kay算法實現(xiàn)載波頻率的精確估計。設計實例的仿真結果表明了該環(huán)路的有效性，環(huán)路可在短對同內(nèi)完成高精度的載波頻率同步。載波頻率同步在雷達和通信系統(tǒng)中得到廣泛應用。同步性能的好壞直接影響
2023-09-20 08:28:04
以數(shù)字基帶信號處理器件FPGA 為核心，實現(xiàn)上行信號的捕獲、跟蹤、擴頻解調(diào)，主要由信號放大電路、AD 轉換電路、FPGA 最小系統(tǒng)和電源轉換電路組成。其硬件總體結構見圖信號放大電路信號放大電路
2018-08-13 07:18:30
什么是數(shù)字中頻？FPGA怎么實現(xiàn)數(shù)字中頻？
2021-05-08 08:05:40
DSP技術廣泛應用于各個領域，但傳統(tǒng)的數(shù)字信號處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構及應用目標的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實現(xiàn)數(shù)字信號處理系統(tǒng)，具有很強的實時性和靈活性，因此利用FPGA實現(xiàn)數(shù)字信號處理成為數(shù)字信號處理領域的一種新的趨勢。
2019-10-17 08:12:27
和控制算法。樣品設計與MathCAD仿真演示，以說明增益和相位裕度及其對性能分析的影響。數(shù)字開關電源環(huán)路補償建立了數(shù)字控制DC/DC開關電源閉環(huán)系統(tǒng)的s域小信號模型，采用數(shù)字重設計法針對給定的系統(tǒng)參數(shù)
2020-07-28 14:50:42
便于改造實現(xiàn)。而信號處理的核心就是數(shù)字穩(wěn)定校正(DSU)，DSU的主要作用就是消除發(fā)射信號的相位抖動，使接收信號具有相參性。在數(shù)字技術飛速發(fā)展的今天，信號處理的硬件實現(xiàn)主要有FPGA和DSP等來實現(xiàn)
2015-02-05 15:34:43
線性化技術也可以在數(shù)字域內(nèi)實現(xiàn)，形成數(shù)字預失真技術。數(shù)字預失真技術主要應用于基帶或中頻，極少應用處理速率要求極高的射頻。數(shù)字基帶預失真是根據(jù)HPA的非線性失真曲線,找出其反向特性函數(shù),對輸入信號進行
2018-07-30 18:09:06
功率一般為-130 dBm,但在室內(nèi)、森林、城市等復雜環(huán)境下，GPS信號驗證衰減可達20~30 dB,此時普通GPS 接收機不能實現(xiàn)正確的捕獲和跟蹤。本文基于了高靈敏度數(shù)字基帶芯片的研究背景，對經(jīng)典載波跟蹤環(huán)進行修改，設計實現(xiàn)了高靈敏度跟蹤環(huán)路設計，高靈敏跟蹤環(huán)路接收機實現(xiàn)了正確的捕獲和跟蹤。
2019-07-05 06:36:34
畢業(yè)設計題目，毫無頭緒，求指導。主要內(nèi)容：通信原理》課程中,數(shù)字基帶信號傳輸碼型是最重要的教學內(nèi)容之一。在傳輸系統(tǒng)中,需要各種不同的傳輸碼型及其相互變換。該設計要求分析通信系統(tǒng)基帶傳輸?shù)某Ｓ么a型
2015-02-28 18:09:14
的連接紐帶，它通過并口發(fā)送數(shù)據(jù)給FPGA，另一邊通過RS-232/TTL接口芯片與PC機進行串行通訊;PC機主要功能是實現(xiàn)延時調(diào)整的可視化操作;FPGA是延時調(diào)整處理的硬件實現(xiàn)，單片機將PC送過來的延時
2019-09-25 07:27:21
利用20 kHz、30 kHz配合50 kHz的ADC對31351 Hz的信號采樣并進行頻率估計，其結果偏差僅為0.01 Hz，證明了方法的正確性。最后使用Zynq對算法進行了實現(xiàn)及測試，測試結果表明該
2018-07-31 10:24:36
小數(shù)分頻頻率合成器在測試時必須外接一個環(huán)路濾波器電路與壓控振蕩器才能構成一個完整的鎖相環(huán)電路。其外圍電路中環(huán)路濾波器的設計好壞將直接影響到芯片的性能測試。以ADF4153小數(shù)分頻頻率合成器為例，研究
2019-07-05 06:35:40
數(shù)字上變頻/下變頻（DUC/DDC）是數(shù)字中頻設計的重要組成部分，其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率，或者將中頻的信號經(jīng)過抽取濾波后降到基帶的頻率上。本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實現(xiàn)方法，以及Altera提供的一種數(shù)字信號處理的工具，DSP BUILDER。
2019-09-25 08:22:51
數(shù)字上變頻/下變頻（DUC/DDC， digital up convert/ digital down convert）是數(shù)字中頻設計的重要組成部分，其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率
2019-08-09 06:52:39
你好，我有兩個設計，一個工作在250MHz，另一個工作在450 MHz ......面積不大..我想知道如何為特定的fpga設備進行時序估計。要在fpga上實現(xiàn)特定的設計，我應該知道我的設計是否適合
2020-06-12 14:40:33
AD6654是什么？如何去實現(xiàn)一種基帶解調(diào)器的設計？AD6654在數(shù)字電視基帶解調(diào)器設計中有什么作用？
2021-06-07 06:16:50
怎么實現(xiàn)基于fpga+stm32的數(shù)字示波器設計？
2021-11-15 07:09:58
本文介紹了88E1111的功能和特點，并給出了采用88E1111完成數(shù)字微波接力系統(tǒng)基帶光纖拉遠的接13設計方案，解決了基帶光纖拉遠接口設計復雜、難以實現(xiàn)的問題。
2021-05-27 06:35:36
怎么利用FPGA實現(xiàn)數(shù)字電壓表的設計？
2021-05-06 10:19:03
數(shù)字系統(tǒng)的設計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現(xiàn)數(shù)字設計。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實現(xiàn)共模功能，從而構建模數(shù)轉換器(ADC)。
2019-08-19 06:15:33
大家好我是剛剛來這的實習生（拱手）。最近在看 基于FPGA的H264運動估計算法優(yōu)化與實現(xiàn) 方面的東西，他提出了一個概念：運動矢量。這是如何得到的？如何理解？有什么用？附錄原文中的一些東西：基于塊
2015-04-28 11:51:04
本文首先介紹WCDMA系統(tǒng)的無線信道的基帶發(fā)送方案，說明其對多媒體業(yè)務的支持以及實現(xiàn)的復雜性。然后，從硬件實現(xiàn)角度，進行了DSP和FPGA的性能比較，提出DSP+FPGA基帶發(fā)送的實現(xiàn)方案，并以基站分系統(tǒng)（BTS）的發(fā)送單元為例，具體給出了該實現(xiàn)方案在下行無線信道基帶發(fā)送單元中的應用。
2021-05-06 07:40:39
現(xiàn)在要做FPGA控制ADS8344E這個芯片，實現(xiàn)A/D轉換。可是看完時序圖之后不知道該怎么下手，特別是需要延時的地方，應該用狀態(tài)機實現(xiàn)延時還是其他方法？請各位前輩不吝賜教。
2016-11-23 22:23:29
數(shù)字信號的基帶傳輸4.1 數(shù)字基帶信號 4.2 數(shù)字基帶傳輸系統(tǒng) 4.3 無碼間串擾的基帶傳輸系統(tǒng) 4.4 基帶數(shù)字信號的再生中繼傳輸 4.5 多進制數(shù)字基帶信號傳輸
2008-10-22 13:29:59
0 5.1 數(shù)字基帶信號5.2 基帶傳輸?shù)某Ｓ么a型5.3 基帶脈沖傳輸與碼間干擾5.4 無碼間干擾的基帶傳輸特性5.5 部分響應系統(tǒng)5.6 無碼間干擾基帶系
2009-04-18 12:17:3031 介紹了應用VHDL技術設計嵌入式全數(shù)字鎖相環(huán)路的方法。詳細敘述了其工作原理和設計思路，并用可編程邏輯器件FPCA予以實現(xiàn)。
2009-07-21 16:46:410 本文介紹了數(shù)字下變頻的組成結構，并通過一個具體的實例，給出了FPGA 實現(xiàn)的具體過程。
2009-11-30 14:11:5234 介紹一種全數(shù)字BPSK 解調(diào)器的設計及FPGA 實現(xiàn)。該解調(diào)器采用前向開環(huán)的結構實現(xiàn)載波同步，與傳統(tǒng)的閉環(huán)反饋結構相比，該解調(diào)器具有同步速度快，載波頻差估計范圍大等優(yōu)點，
2009-12-19 15:57:3652 數(shù)字濾波器在FPGA中的實現(xiàn)
2010-02-09 10:21:2776 介紹一種全數(shù)字BPSK解調(diào)器的設計及FPGA實現(xiàn)。該解調(diào)器采用前向開環(huán)的結構實現(xiàn)載波同步,與傳統(tǒng)的閉環(huán)反饋結構相比,該解調(diào)器具有同步速度快,載波頻差估計范圍大等優(yōu)點,尤其適合
2010-07-21 17:34:1947 本文介紹了基帶測試系統(tǒng)中，如何應用FPGA實現(xiàn)后臺計算機與測試環(huán)境數(shù)據(jù)交互以及存儲的電路設計流程，并已在某基站測試系統(tǒng)中成功應用。
2010-08-09 15:00:3227 介紹了應用VHDL技術設計嵌入式全數(shù)字鎖相環(huán)路的方法。詳細描
2010-09-19 10:09:1468 本文對數(shù)字基帶信號脈沖成型濾波的應用、原理及實現(xiàn)進行了研究。首先介紹了數(shù)字成型濾波的
2010-10-20 16:07:0458 提出了一種基于FPGA的時鐘跟蹤環(huán)路的設計方案,該方案簡化了時鐘跟蹤環(huán)路的結構,降低了時鐘調(diào)整電路的復雜度。實際電路測試結果表明,該方案能夠使接收機時鐘快速準確地跟蹤發(fā)
2010-11-19 14:46:5431 摘? 要： 本文在分析WCDMA系統(tǒng)基帶處理方案的基礎上，結合DSP和FPGA性能的比較，提出了一種在性能、靈活性和性價比上都比較理想的DSP+FPGA基帶發(fā)送的實現(xiàn)方案。 引言 隨
2006-03-11 13:29:42670 
數(shù)字式長延時電路
一般的長延時電路通常要借助電解電容器或高阻抗電路。這類延時電路的穩(wěn)定性較差
2006-12-05 14:13:47713 摘要： 提出了一種采用現(xiàn)場可編程門陣列（FPGA）實現(xiàn)基帶信號成形的FIR數(shù)字濾波器硬件電路的方案。該方案基于分布式算法的思想，利用FPGA豐富的查找表資源，從
2009-06-20 14:07:441086 
數(shù)字式長延時電路
一般的長延時電路通常要借助電解電容器或高阻抗電路。這類延時電路的穩(wěn)定性較差，延時的精度也不高。
2009-07-30 08:30:592707 
一種高速幀同步和相位模糊估計的方法及其FPGA實現(xiàn)
摘要：提出僅依靠接收符號和本地同步碼快速確定MPSK調(diào)制符號的幀同步，并同時估計其相位模糊值的計算方法，給
2010-01-27 09:38:171278 
直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設計與實現(xiàn)
引言
擴頻接收機載波的同步包括捕獲和跟蹤兩個過程，載波捕獲即多普勒頻移的粗略估計通常包含在偽
2010-03-01 09:11:451060 
基帶傳輸,基帶傳輸是什么意思
數(shù)字信號可以直接采用基帶傳輸,所謂基帶就是指基本頻帶。基帶傳輸就是在線路中直接傳送數(shù)字信號的電脈沖,這是
2010-03-18 14:36:0010901 全數(shù)字環(huán)路濾波器,什么是全數(shù)字環(huán)路濾波器
環(huán)路濾波器的性能優(yōu)劣會直接影響到跟蹤環(huán)路的性能。而采用數(shù)字化的環(huán)路濾波器便于調(diào)試參數(shù)和提高
2010-03-23 15:12:153685 什么是數(shù)字環(huán)路載波
數(shù)字環(huán)路載波以信道復用方式為眾多用戶提供多種業(yè)務的接入。數(shù)字環(huán)路載波在局側采用有限個標準的接口與相
2010-04-06 09:08:531035 基于FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC技術
數(shù)字系統(tǒng)的設計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現(xiàn)
2010-05-25 09:39:101309 
摘要：本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎上，提出了一種在性能、靈活性和性價比方面都比較理想的DSP+FPGA基帶發(fā)送的實現(xiàn)方案。 關鍵詞：TD-SCDMA；基帶處理；DSP；FPGA
2011-03-02 01:38:4160 為利用簡單的線纜收發(fā)器，實現(xiàn)中等數(shù)據(jù)率的串行數(shù)據(jù)傳輸，提出了一種基于電荷泵式PLL的時鐘數(shù)據(jù)恢復的方法。鑒相器由FPGA實現(xiàn)，用固定延時單元構成一條等間隔的延時鏈，將輸入信號經(jīng)過每級延時單元后的多個輸出用本地的VCO時鐘鎖存，輸入信號的沿變在延時鏈
2011-03-15 12:39:3490 本方案采用FPGA和集成器件來實現(xiàn)IJF編碼和IJF－OQPSK調(diào)制具有高度集成化、配置靈活、性能穩(wěn)定、易于實現(xiàn)的特點，由于IJF編碼有很多性能更好的變形，只需在此基礎修改ROM中的波形系數(shù)
2011-08-11 10:14:411382 
數(shù)字基帶預失真系統(tǒng)中環(huán)路延遲估計的FPGA實現(xiàn)_應用：藍牙立體聲耳機/藍牙耳機/無線耳機/藍牙立體聲方案/藍牙單聲道耳機，藍牙車載免提/藍牙手機/車載藍牙/智能免提藍牙耳機，藍牙
2011-09-01 15:24:1783 為了提高系統(tǒng)的集成度和可靠性, 降低功耗和成本, 增強系統(tǒng)的靈活性, 提出一種采用非常高速積體電路的硬件描述語言( VH DL 語言) 來設計數(shù)字基帶傳輸系統(tǒng)的方法。詳細闡述數(shù)字基帶傳
2011-09-30 16:19:4936 為解決直接序列擴頻系統(tǒng)的數(shù)字收發(fā)機中初始頻率的捕獲問題，提出了一種通過DFT變換，在頻域上進行拋物插值運算的頻偏估計的算法。該算法可適應低信噪比、寬頻率偏移范圍的惡劣
2011-10-11 15:03:4454 本文介紹了一種應用于數(shù)字通信領域的語音基帶處理系統(tǒng)。設計的目的是把待傳輸?shù)哪M語音信號轉換為數(shù)字基帶信號，使用固定的頻率在信道上傳輸。根據(jù)系統(tǒng)的功能，設計中主要采
2011-10-14 17:37:0435 本文提出基于FPGA的數(shù)字收發(fā)機信號處理研究與實現(xiàn)
2011-11-01 18:20:4250 本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設計中常用軟件簡介、用fpga實現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種結構類型的fir數(shù)字濾波器的fpga實現(xiàn)、不同結構
2011-11-04 15:50:120 在Quartus Ⅱ開發(fā)環(huán)境下,用Verilog HDL硬件描述語言設計了一個可以在FPGA芯片上實現(xiàn)的數(shù)字時鐘. 通過將設計代碼下載到FPGA的開發(fā)平臺Altera DE2開發(fā)板上進行了功能驗證. 由于數(shù)字時鐘的通用
2011-11-29 16:51:43178 根據(jù)基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數(shù)字實現(xiàn)方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數(shù)據(jù)，并將仿真數(shù)據(jù)存儲在FPGA中，然后通
2012-07-30 10:27:2252 基于FPGA的數(shù)字鎖相環(huán)設計與實現(xiàn)技術論文
2015-10-30 10:38:359 本書比較全面地闡述了fpga在數(shù)字信號處理中的應用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設計中常用軟件簡介、用fpga實現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4644 數(shù)字圖像邊緣檢測的FPGA實現(xiàn)......
2016-01-04 15:31:5518 Xilinx FPGA工程例子源碼：用FPGA實現(xiàn)數(shù)字鎖相環(huán)
2016-06-07 15:07:4537 數(shù)字信號處理的FPGA實現(xiàn)
2016-12-14 22:08:2532 基于FPGA技術的數(shù)字相關器的設計與實現(xiàn)
2016-12-16 22:23:0014 基于FPGA的全數(shù)字FQPSK調(diào)制器實現(xiàn)_楊峰
2017-03-19 11:38:262 基于FPGA和ARM的GPS基帶處理平臺設計_劉剛
2017-03-19 11:38:261 一種基于FPGA的ZigBee物理層發(fā)射機的數(shù)字基帶實現(xiàn)方案_陳迪平
2017-03-14 16:54:586 根據(jù)BPSK調(diào)制信號調(diào)制機理和平方倍頻法原理，在FPGA平臺上設計實現(xiàn)了BPSK調(diào)制信號載波頻率估計單元。利用ModelSim仿真環(huán)境對載頻估計功能進行仿真，驗證了平方倍頻法對BPSK信號進行載波
2017-11-18 05:13:053576 
在一個數(shù)字系統(tǒng)中，包括了兩個重要變換： 消息與數(shù)字基帶信號間的變換（由發(fā)收終端設備完成） 數(shù)字基帶信號與信道信號之間的變換（由調(diào)制解調(diào)器完成） 有些場合可以不經(jīng)調(diào)制解調(diào)過程，而讓基帶信號直接進行傳輸
2017-11-24 09:31:2628 上下變頻的FPGA實現(xiàn)方法，以及Altera提供的一種數(shù)字信號處理的工具，DSP BUILDER。 DUC/DDC的實現(xiàn)架構 以TD-SCDMA的DUC/DDC為例，基帶頻率1.28MHz, 4天線
2017-11-25 02:31:01259 
提出了一種基于FPGA的時鐘跟蹤環(huán)路的設計方粢，該方粢簡化了時鐘跟蹤環(huán)路的結構，降低了時鐘調(diào)整電路的復雜度。實際電路測試結果表明，該方集能夠使接收機時鐘快速準確地跟蹤發(fā)射機時鐘的變化，且時鐘抖動小、穩(wěn)準度高、工作穩(wěn)定可靠。
2017-11-30 15:10:205 數(shù)字上變頻/下變頻（DUC/DDC）是數(shù)字中頻設計的重要組成部分，其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率，或者將中頻的信號經(jīng)過抽取濾波后降到基帶的頻率上。本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實現(xiàn)方法，以及Altera提供的一種數(shù)字信號處理的工具，DSP BUILDER。
2019-03-13 15:16:581743 
關于環(huán)路補償你都知道些什么_以反激電源為例子(在所有拓撲中環(huán)路是最難的,由于RHZ 的存在),大概說一下怎么計算,至少使大家在有問題時能從理論上分析出解決問題的思路.
2018-03-01 08:53:356288 
介紹一種全數(shù)字BPSK 解調(diào)器的設計及FPGA 實現(xiàn)。該解調(diào)器采用前向開環(huán)的結構實現(xiàn)載波同步，與傳統(tǒng)的閉環(huán)反饋結構相比，該解調(diào)器具有同步速度快，載波頻差估計范圍大等優(yōu)點，尤其適合用于突發(fā)數(shù)字通信系統(tǒng)
2018-12-13 17:56:4914 小數(shù)分頻頻率合成器在測試時必須外接一個環(huán)路濾波器電路與壓控振蕩器才能構成一個完整的鎖相環(huán)電路。其外圍電路中環(huán)路濾波器的設計好壞將直接影響到芯片的性能測試。以ADF4153小數(shù)分頻頻率合成器為例，研究
2020-09-17 10:45:009 技術的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整個系統(tǒng)集成到一個芯片上去，實現(xiàn)所謂片上系統(tǒng)SOC（System on a chip）。因此，可以把全數(shù)字鎖相環(huán)路作為一個功能模塊嵌入SOC，構成片內(nèi)鎖相環(huán)。下面介紹采用VHDL技術設計DPLL的一種方案。
2020-07-23 16:23:251087 
通過FPGA（現(xiàn)場可編程門陣列）時序模型分析得出FPGA門延時的方案，綜合利用FPGA各種布局布線EDA工具，摸索出一套人工干預FPGA布局布線的方法，使FPGA門延時能夠有效地用于時序調(diào)整，調(diào)整精度可達到納秒級。該方法具有不增加任何額外器件，成本低、高效方便的特點。
2021-01-26 16:22:0013 框架結構，提出了一種高度并行、緊湊流水線的FPGA實現(xiàn)方案．用Verilog HDL硬件描述語言設計了編碼，在QuARTuSⅡ集成開發(fā)環(huán)境下，進行了仿真驗證，并寫入FPGA芯片，實現(xiàn)了“十字”形運動估計算法．經(jīng)測試表明：該設計方案搜索高效、邏輯簡潔，對比全搜索法占用硬件資源較小
2021-02-03 14:46:0012 界。應用數(shù)字下變頻技術和Kay算法實現(xiàn)載波頻率的精確估計。設計實例的仿真結果表明了該環(huán)路的有效性，環(huán)路可在短對同內(nèi)完成高精度的載波頻率同步。
2021-02-05 17:35:5336 和載波相位估計．采用該方案，可縮短或完全去除傳統(tǒng)的采用突發(fā)模式傳輸?shù)耐ㄐ畔到y(tǒng)訓練序列中用于載波頻率估計的部分，有效地提高時分多址系統(tǒng)的頻譜利用率．在FPGA 平臺上對該方案做了硬件實現(xiàn)，綜合結果表明其最大工作時鐘頻率
2021-03-10 17:13:0015 平穩(wěn)等優(yōu)點．當SNR（信噪比）大于0 dB時，MRife算法頻率估計均方根誤差接近克拉芙一羅限（CRB，Cramer-Rao bound）。為了提高算法FPGA實現(xiàn)時的系統(tǒng)運行速度，提出使用FFT運算
2021-03-30 11:28:547 基于FPGA的DDC(數(shù)字下變頻)設計與實現(xiàn)(電源技術審稿費多少)-該文檔為基于FPGA的DDC(數(shù)字下變頻)設計與實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-09-15 12:04:2228 數(shù)字信號處理的FPGA實現(xiàn).第3版英文
2021-10-18 10:55:320 在FPGA設計中我們經(jīng)常會遇到對一個信號進行延時的情況，一般只延時一個或幾個CLK時，通常是直接打拍，如果要延時的CLK較多時，我們會選擇移位寄存器IP核，而有時為了方便，我們常常會使用下面的方式
2022-06-30 17:39:521902
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論