如何使用FPGA實現(xiàn)改進(jìn)的載波頻率相位聯(lián)合估計方案

　　針對時分多址（TDMA）突發(fā)傳輸通信系統(tǒng)中的同步問題，提出了一種改進(jìn)的載波頻率和相位聯(lián)合估計方案．該方案利用傳統(tǒng)突發(fā)傳輸通信系統(tǒng)數(shù)據(jù)幀結(jié)構(gòu)中用于位定時估計的訓(xùn)練序列，同時實現(xiàn)載波頻率偏差、位定時偏差和載波相位估計．采用該方案，可縮短或完全去除傳統(tǒng)的采用突發(fā)模式傳輸?shù)耐ㄐ畔到y(tǒng)訓(xùn)練序列中用于載波頻率估計的部分，有效地提高時分多址系統(tǒng)的頻譜利用率．在FPGA 平臺上對該方案做了硬件實現(xiàn)，綜合結(jié)果表明其最大工作時鐘頻率可達(dá)70 MHz，可用于高速寬帶數(shù)據(jù)傳輸系統(tǒng)．

　　接收端與發(fā)送端同步是數(shù)字通信系統(tǒng)正常工作的前提，任何參數(shù)的同步偏差都可能導(dǎo)致接收機(jī)誤碼率性能的惡化．需要同步的參數(shù)包括載波頻率、載波相位、位定時以及幀同步等．在相干接收機(jī)中載波頻率和載波相位是實現(xiàn)正確解調(diào)必須獲得的同步信息．在衛(wèi)星通信等多用戶通信系統(tǒng)中，時分多址（time division multiple access，TDMA）接入是實現(xiàn)高系統(tǒng)容量的一個有效接入方式．在這一類接入方式中，每一個用戶只在規(guī)定的時隙內(nèi)（也稱突發(fā)）傳送自己的數(shù)據(jù)，接收端必須在每個突發(fā)開始的一段時間間隔內(nèi)實現(xiàn)所有參數(shù)的快速同步．此時因為同步時間太長，傳統(tǒng)的帶有反饋環(huán)路的同步方案不能滿足系統(tǒng)要求，因此對于采用TDMA 的通信系統(tǒng)，一般在每個突發(fā)的開始發(fā)送一段已知序列，用于開環(huán)快速參數(shù)估計．這段已知序列稱為報頭或訓(xùn)練序列．訓(xùn)練序列不攜帶用戶信息，其長度越長，頻譜利用率就越低．