作者：Mculover666 1.實驗?zāi)康?通過例程探索Vivado HLS設(shè)計流 用圖形用戶界面和TCL腳本兩種方式創(chuàng)建Vivado HLS項目 用各種HLS指令綜合接口 優(yōu)化Vivado HLS
2020-12-21 16:27:21
3153 當(dāng)我們安裝好Vivado 的時候，也同時裝好了Vivado HLS.。 這是個什么東西？我就有一種想一探究的感覺。網(wǎng)上一查，Vivado High-Level Synthesis。學(xué)習(xí)了一段時間
2020-10-14 15:17:192881 
? HLS任務(wù)級編程第一篇文章可看這里： HLS之任務(wù)級并行編程 HLS的任務(wù)級并行性（Task-level Parallelism）分為兩種：一種是控制驅(qū)動型；一種是數(shù)據(jù)驅(qū)動型。對于控制驅(qū)動
2023-07-27 09:22:10732 
HLS的任務(wù)級并行性（Task-level Parallelism）分為兩種：一種是控制驅(qū)動型；一種是數(shù)據(jù)驅(qū)動型。
2023-07-27 09:21:40579 
該項目通過一個示例演示了 HLS 中組合電路對設(shè)計的影響。
2023-11-03 09:04:09360 
請教一下，我在HLS里面要將以下程序生成IP核，C Synthesis已經(jīng)做好了，但是在export RTL的時候一直在運(yùn)行
int sum_single(int A int B
2023-09-28 06:03:53
懷疑態(tài)度。高級語言IP的優(yōu)勢是顯而易見的，例如易維護(hù)性、在設(shè)計周期早期進(jìn)行重大變更的能力、以及大大節(jié)省產(chǎn)品上市時間等方面的優(yōu)勢都很明顯。目前的工具較之前一代工具，已有了大幅的進(jìn)步：它們允許一些受歡迎
2021-07-10 08:00:00
流水線指令
pragma HLS pipeline
通過流水線提高性能是計算機(jī)架構(gòu)設(shè)計的8個偉大思想之一，不管是硬件設(shè)計還是軟件設(shè)計，流水線設(shè)計（pipeline）都能夠用更多的資源來實現(xiàn)高速
2023-12-31 21:20:08
開發(fā)板，是一款基于Xilinx Kintex-7系列FPGA設(shè)計的高端評估板，由核心板和評估底板組成。核心板經(jīng)過專業(yè)的PCB Layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。評估板接口
2021-02-24 19:23:30
1、HLS最全知識庫介紹高層次綜合（High-level Synthesis）簡稱HLS，指的是將高層次語言描述的邏輯結(jié)構(gòu)，自動轉(zhuǎn)換成低抽象級語言描述的電路模型的過程。對于AMD Xilinx而言
2022-09-07 15:21:54
， dst， scale， shift）;一些構(gòu)造函數(shù)具有類似的或替代性的模板參數(shù)，例如：OpenCV庫：cv：：Mat mat（rows， cols， CV_8UC3）;HLS視頻庫：hls：：Mat
2021-07-08 08:30:00
我在Vivado HLS中有以下錯誤的合成。我試圖更新許可證文件但沒有成功。請給我一個建議。@E [HLS-72]許可證簽出不成功。確?？梢栽L問許可證或通過環(huán)境變量指定適當(dāng)?shù)脑S可證。 執(zhí)行
2020-05-20 09:13:21
多個HLS解決方案2.實驗內(nèi)容實驗中文件中包含一個矩陣乘法器的實現(xiàn)，實現(xiàn)兩個矩陣inA和inB相乘得出結(jié)果，并且提供了一個包含了計算結(jié)果的testbench文件來與所得結(jié)果進(jìn)行對比驗證。...
2021-11-11 07:09:49
大家好，我需要一些幫助。我有這個頂級函數(shù)原型：void triangulate2D（float xCoor [MAX_NO_POINTS]，float yCoor [MAX_NO_POINTS
2018-11-05 11:38:37
vivado可以正常使用，但是HLS總是出現(xiàn)圖片中的錯誤。請問該如何解決？謝謝！
2020-08-12 01:36:19
你好！如果我想使用vivado hls來合成具有axi流接口的代碼，是否有必須遵循的標(biāo)準(zhǔn)編碼風(fēng)格？
2020-04-21 10:23:47
懷疑態(tài)度。高級語言IP的優(yōu)勢是顯而易見的，例如易維護(hù)性、在設(shè)計周期早期進(jìn)行重大變更的能力、以及大大節(jié)省產(chǎn)品上市時間等方面的優(yōu)勢都很明顯。目前的工具較之前一代工具，已有了大幅的進(jìn)步：它們允許一些受歡迎
2021-07-06 08:00:00
不同的編譯器，Xilinx Vivado High-Level Synthesis（高層綜合，HLS）工具同樣是一種編譯器，只不過它是用來將C或者C++程序部署到FPGA上，而不是部署到傳統(tǒng)的處理器上。在
2020-10-10 16:44:42
漸滅，并且PS可以通過AXI接口來控制呼吸燈的開關(guān)和呼吸的頻率。4.3HLS設(shè)計我們在電腦中的“F:\ZYNQ\High_Level_Synthesis”目錄下新建一個名為breath_led的文件夾
2020-10-10 17:01:29
【資料分享】Vivado HLS學(xué)習(xí)資料
2013-11-02 11:21:14
1、使用Vitis HLS創(chuàng)建屬于自己的IP高層次綜合（High-level Synthesis）簡稱HLS，指的是將高層次語言描述的邏輯結(jié)構(gòu)，自動轉(zhuǎn)換成低抽象級語言描述的電路模型的過程。對于AMD
2022-09-09 16:45:27
模擬過程完成沒有0錯誤，但在合成期間顯示錯誤。我無法找到錯誤。我在合成期間在HLS工具中收到這樣的錯誤“在E中包含的文件：/thaus / fact_L / facoriall
2020-05-21 13:58:09
嗨，大家好，我有一個問題，在VIVADO HLS 2017.1中運(yùn)行C \ RTL協(xié)同仿真。我已成功運(yùn)行2014和2016版本的代碼。任何人都可以告訴我為什么報告NA僅用于間隔
2020-05-22 15:59:30
Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。Xilinx Vivado HLS（High-Level Synthesis，高層次綜合）工具支持
2021-02-19 18:36:48
你好，我使用Vivado HLS生成了一個IP。從HLS測量的執(zhí)行和測量的執(zhí)行時間實際上顯著不同。由HLS計算的執(zhí)行非常?。?.14 ms），但是當(dāng)我使用AXI計時器在真實場景中測量它時，顯示3.20 ms。為什么會有這么多差異？ HLS沒有告訴實際執(zhí)行時間？等待回復(fù)。問候
2020-05-05 08:01:29
嗨? 如何在HLS 14.3中編寫pow功能？ HLS 14.3不支持exp和pow功能。我在我的代碼中寫了“#include math.h”。但是，它不起作用。 另外，我想知道C代碼中
2019-03-05 13:40:09
Vivado HLS 2017.4 、Xilinx SDK 2017.4。
測試板卡是基于創(chuàng)龍科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設(shè)計的異構(gòu)多核SoC
2023-08-24 14:44:10
Vivado HLS 2017.4 、Xilinx SDK 2017.4。測試板卡是基于創(chuàng)龍科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設(shè)計的異構(gòu)多核SoC工業(yè)
2023-01-01 23:51:35
) ug871-vivado-high-level-synthesis-tutorial.pdf(2) ug902-vivado-high-level-synthesis.pdf
1 HLS 開發(fā)流程說明本章節(jié)以產(chǎn)品資料“4
2023-08-24 14:40:42
) ug871-vivado-high-level-synthesis-tutorial.pdf(2) ug902-vivado-high-level-synthesis.pdf1 HLS 開發(fā)流程說明本章節(jié)以產(chǎn)品資料“4-軟件資料\Demo
2023-01-01 23:52:54
Vivado2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4。
Xilinx Vivado HLS (High-Level Synthesis
2023-08-24 14:52:17
Vivado2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4。Xilinx Vivado HLS (High-Level Synthesis，高層次
2023-01-01 23:50:04
(High-Level Synthesis，高層次綜合) 工具支持將 C 、C++等語言轉(zhuǎn)化成硬件描述語言，同時支持基于 OpenCL 等框架對 Xilinx 可編程邏輯器件進(jìn)行開發(fā)，可加速算法開發(fā)的進(jìn)程，縮短
2023-01-01 23:46:20
(High-Level Synthesis，高層次綜合) 工具支持將 C 、C++等語言轉(zhuǎn)化成硬件描述語言，同時支持基于 OpenCL 等框架對 Xilinx 可編程邏輯器件進(jìn)行開發(fā)，可加速算法開發(fā)的進(jìn)程，縮短
2023-08-24 14:54:01
SDK 2017.4。Xilinx Vivado HLS（High-Level Synthesis，高層次綜合）工具支持將C、C++等語言轉(zhuǎn)化成硬件描述語言，同時支持基于OpenCL等框架
2021-11-11 09:38:32
新思科技公司（Synopsys）目前推出該公司最新研發(fā)的Synphony HLS (High Level Synthesis)解決方案。該解決方案集成了M語言和基于模型的綜合法，與 傳統(tǒng)RTL流程
2019-08-13 08:21:49
的經(jīng)驗幾乎為0，因此我想就如何解決這個問題提出建議。這就是我的想法：1 - 首先，用Vivado HLS轉(zhuǎn)換VHDL中的C代碼（我現(xiàn)在有一些經(jīng)驗）2 - 在Vivado HLS中生成IP核（如果我
2020-03-24 08:37:03
尊敬的先生，由于突然斷電我的桌面電腦在vivado HLS正在進(jìn)行我的代碼的C-Synthesis時關(guān)閉了，電源恢復(fù)后我啟動計算機(jī)并嘗試啟動HLS，然后小方形HLS符號來了（我把屏幕截圖放在了注冊
2020-04-09 06:00:49
是video in to AXI4-Stream，接到DMA，而HLS生成的算法IP是AXI4-Stream in and out。我想把AXI-Stream信號輸出接到HLS輸出的IP，IP經(jīng)過圖像處理后
2017-01-16 09:22:25
您好我有一個關(guān)于vivado hls的問題。RTL是否來自xivix FPGA的vivado hls onyl？我們可以在Design Compiler上使用它進(jìn)行綜合嗎？謝謝
2020-04-13 09:12:32
您好Xilinx的用戶和員工，我們正在考慮購買Zynq 7000用于機(jī)器視覺任務(wù)。我們沒有編程FPGA的經(jīng)驗，并希望使用Vivado HLS來指導(dǎo)和加速我們的工作。關(guān)于這種方法的一些問題：您對
2020-03-25 09:04:39
SDK 2017.4。Xilinx Vivado HLS（High-Level Synthesis，高層次綜合）工具支持將C、C++等語言轉(zhuǎn)化成硬件描述語言，同時支持基于OpenCL等框架
2021-11-11 15:54:48
Vivado HLS設(shè)計流程是怎樣的？
2021-06-17 10:33:59
你好，我有一個與switch語句的合成有關(guān)的問題。我開始使用Vivado HLS并且我已經(jīng)創(chuàng)建了一個小的file.cpp，僅用于學(xué)習(xí)，但是當(dāng)Vivado HLS合成文件時，我沒有得到任何開關(guān)語句
2019-11-05 08:21:53
嗨伙計，在我的PC Vivado設(shè)計套件2015.2和SDK 2015.2工作，但只有vivado HLS 2015.2沒有打開，這就是為什么我想重新安裝Vivado HLS 2015.2。如何下載
2018-12-27 10:57:49
阻抗控制部分包括兩部分內(nèi)容：基本概念及阻抗匹配。本篇主要介紹阻抗控制相關(guān)的一些基本概念。
2021-02-25 08:11:03
描述 HLS系列霍爾效應(yīng)液位傳感器（HLS）是用于連續(xù)液位監(jiān)測的定制設(shè)計解決方案，適用溫度范圍寬廣，可校準(zhǔn)定制編程輸出以適應(yīng)各種幾何形狀的液位儲存箱。HLS系列是一款智能傳感器，帶有板載
2021-07-14 14:08:24
Synopsys天宣布推出其Synphony HLS (High Level Synthesis)解決方案
新思科技公司，今天宣布推出其Synphony HLS (High Level Synthesis)解決方案。該解決方案集成了M語言和基于模型的綜合
2009-11-04 16:55:53962 Introduction to FPGA Design with Vivado High-Level Synthesis，使用 Vivado 高層次綜合 (HLS) 進(jìn)行 FPGA 設(shè)計的簡介
2016-01-06 11:32:55
65 高層次綜合設(shè)計最常見的的使用就是為CPU創(chuàng)建一個加速器，將在CPU中執(zhí)行的代碼移動到FPGA可編程邏輯去提高性能。本文展示了如何在Zynq AP SoC設(shè)計中使用HLS IP。 在Zynq器件
2017-02-07 18:08:113207 
HLS非常適合一些信號處理模塊的快速實現(xiàn)。下面是一個實際的例子，由于使用了HLS，非常高效的就完成了模塊的rtl的實現(xiàn)，比用手工coding節(jié)約了大量的時間！ 需求描述： 在一個項目里面，需要
2017-02-08 02:33:36623 
在前幾章里，已經(jīng)分別介紹了BlockLevel Interface，Port Level Interface中的NoI/O Protocol和AXI4。本章里著重介紹下Port Level
2017-02-08 02:42:41801 
在上一章HLS的端口綜合里有提及，HLS綜合后的端口分為2中類型：BlockLevel和Port Level Interface。其中Port level是我們需要重點(diǎn)關(guān)注的，它又可以細(xì)分為4中類型
2017-02-08 03:27:11475 
在之前HLS的基本概念1里有提及，HLS會把c的參數(shù)映射成rtl的端口實現(xiàn)。本章開始總結(jié)下HLS端口綜合的一些知識。 1.HLS綜合后的rtl端口大體可以分成2類： Clock Reset端口
2017-02-08 03:29:11544 
在上一章HLS提到了axi lite端口的綜合方式，以及directive的一些語法規(guī)則。這一章里面，介紹一下axi-stream和full axi端口的綜合實現(xiàn)問題。 1. AXI-Stream
2017-02-08 03:31:04414 
在上一章HLS提到了axi lite端口的綜合方式，以及directive的一些語法規(guī)則。這一章里面，介紹一下axi-stream和full axi端口的綜合實現(xiàn)問題。 AXI FULL端口的實現(xiàn)
2017-02-08 03:35:34776 
在之前的3章里，著重講解了HLS對AXI端口（包括axi-lite，axi-stream和full axi端口）的綜合實現(xiàn)問題，下面讓我們來介紹一下其它的端口類型是如何實現(xiàn)的。 在開始之前，先來
2017-02-08 03:39:11354 
在上一章，介紹了Block Level Interface。 本章里著重介紹下Port Level Interface的2中子類別：No I/O Protocol和Wire handshakes
2017-02-08 03:45:02500 
眾所周知，HLS是Xilinx于幾年前推出的一個高級綜合工具，可以直接把C/C++代碼，轉(zhuǎn)換成可綜合的verilog/VHDL代碼。聽起來很高級，是不是？。但看新鮮的人多，愿意吃螃蟹的人卻很少。這里
2017-02-08 05:07:201183 
在這個系列的上一篇文章“HighLevel Synthesis(HLS) 從一個最簡單的fir濾波器開始1”中，我們從一個最簡單的FIR濾波器，介紹了HLS是如何把C映射成RTL代碼的一些基本細(xì)節(jié)
2017-02-08 05:10:34349 在上一章“High LevelSynthesis(HLS) 從一個最簡單的fir濾波器開始2”中，我們通過修改c的頭文件里面的類型精度定義，把DSP48E的消耗數(shù)量從8個壓縮到了2個： 但這個結(jié)果
2017-02-08 05:11:11341 
在這個系列的前3篇文章“HighLevel Synthesis(HLS) 從一個最簡單的fir濾波器開始1-3”中，我們從一個最簡單的FIR濾波器，一步步優(yōu)化，得到了一個比較理想的HLS綜合結(jié)果
2017-02-08 05:13:37983 
在這個系列的前4篇文章“HighLevel Synthesis(HLS) 從一個最簡單的fir濾波器開始1-4”中，我們從一個最簡單的FIR濾波器，一步步優(yōu)化，得到了一個資源和Latency都比
2017-02-08 05:18:11456 
相信通過前面5篇fir濾波器的實現(xiàn)和優(yōu)化過程，大家對HLS已經(jīng)有了基本的認(rèn)識。是時候提煉一些HLS的基本概念了。 HLS支持C，C++，和SystemC作為輸入，輸出為Verilog（2001
2017-02-08 05:23:11674 
一個c函數(shù)對應(yīng)一個rtl的module，但是一些小的rtl module，可能被打散吸收到包含它的大module中，類似c中的inline概念 4. 默認(rèn)情況下，c中的for循環(huán)，是不展開的 這樣做可以節(jié)約
2017-02-08 05:24:31271 
繼續(xù)HLS的基本概念。 Latency 和 Interval（II）的區(qū)別 當(dāng)HLS綜合完后，在performance報告中，會看到這2個指標(biāo)，它們都跟性能相關(guān)。那么這兩個參數(shù)的區(qū)別和含義具體
2017-02-08 05:28:12708 
高層次綜合（High Level Synthesis, HLS）是Xilinx公司推出的最新一代的FPGA設(shè)計工具，它能讓用戶通過編寫C/C++等高級語言代碼實現(xiàn)RTL級的硬件功能。隨著這款工具
2018-07-14 06:42:005868 在特定圖像處理硬件設(shè)計中成功運(yùn)用 High-Level Synthesis （HLS） 和 High-Level Verification （HLV） 數(shù)年之后， Qualcomm 認(rèn)識到了 HLS
2017-09-11 11:37:389 1 Vivado HLS簡介 2創(chuàng)建一個Vivado-HLS工程 2.1打開Vivado HLS GUI 2.2創(chuàng)建新工程 在 Welcome Page， 選擇Create New Project
2017-12-04 10:07:170 摘要：HTTP Live Streaming（縮寫是HLS）是一個由蘋果公司提出的基于HTTP的流媒體網(wǎng)絡(luò)傳輸協(xié)議。今天主要以HLS協(xié)議為中心講述它的一些原理。
2017-12-10 09:25:3754718 本文內(nèi)容介紹了基于用Vivado-HLS為軟件提速，供參考
2018-03-26 16:09:107 Xilinx公司講述：Getting Started with Vivado High-Level Synthesis
2018-06-04 13:47:003416 
在集成電路行業(yè)飛速發(fā)展的今天，縮短產(chǎn)品開發(fā)的周期而又不犧牲驗證過程，這不可避免地成為了商業(yè)市場的一個關(guān)鍵因素。Xilinx Vivado High Level Synthesis （即Vivado
2018-06-04 01:43:007171 
為了顯著加快驗證速度，處理每天都會變化的復(fù)雜算法，很多公司轉(zhuǎn)向采用 High-Level Synthesis （HLS） 方法。但是，要利用在更高抽象度開展設(shè)計帶來的相關(guān)性能改進(jìn)，采用 C++
2019-05-21 17:11:406 接著開始正文。據(jù)觀察，HLS的發(fā)展呈現(xiàn)愈演愈烈的趨勢，隨著Xilinx Vivado HLS的推出，intel也快馬加鞭的推出了其HLS工具。HLS可以在一定程度上降低FPGA的入門門檻（不用編寫
2019-07-31 09:45:176232 
HLS高階綜合(high level synthesis)在被廣泛使用之前，作為商業(yè)技術(shù)其實已經(jīng)存在了20多年。設(shè)計團(tuán)隊對于這項技術(shù)可以說呈現(xiàn)出兩極化的態(tài)度：要么堅信它是先進(jìn)技術(shù)之翹楚，要么對其持謹(jǐn)慎懷疑態(tài)度。
2020-11-04 13:45:033035 的是VivadoIP，用于支持Vivado IP 設(shè)計流程。后者用于Vitis應(yīng)用加速流程，此時，Vitis HLS會自動推斷接口，無需在代碼里通過Pragma或Directive的方式定義Interface，最終會輸出.xo文件。 User Control Settings還有其他的一些變化，如下表
2020-11-05 17:43:1637066 說起高層次綜合技術(shù)（High-level synthesis）的概念，現(xiàn)在有很多初學(xué)者簡單地把它理解為可以自動把c/c++之類地高級語言直接轉(zhuǎn)換成底層硬件描述語言（RTL）的技術(shù)。其實更準(zhǔn)確的表述是：由更高抽象度的行為描述生產(chǎn)電路的技術(shù)。
2022-02-08 17:26:427041 
<!--<img src="ams"-->HLS442_HLS440P_HPS100 (issued 2017-Apr)
2021-02-04 07:06:068 gitee-monitor-rtsp-hls.zip
2022-05-07 11:06:574 Vitis HLS 是一種高層次綜合工具，支持將 C、C++ 和 OpenCL 函數(shù)硬連線到器件邏輯互連結(jié)構(gòu)和 RAM/DSP 塊上。Vitis HLS 可在Vitis 應(yīng)用加速開發(fā)流程中實現(xiàn)硬件
2022-05-25 09:43:361930 在整個流程中，用戶先創(chuàng)建一個設(shè)計 C、C++ 或 SystemC 源代碼，以及一個C的測試平臺。通過 Vivado HLS Synthesis 運(yùn)行設(shè)計，生成 RTL 設(shè)計，代碼可以是 Verilog，也可以是 VHDL。
2022-06-02 09:48:176129 對于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后為了統(tǒng)一將HLS集成到Vitis里了，集成之后增加了一些功能，同時將這部分開源出來了。Vitis HLS是Vitis AI重要組成部分，所以我們將重點(diǎn)介紹Vitis HLS。
2022-09-02 09:06:232857 vivado本身集成了opencv庫以及hls視頻庫了，opencv不能被綜合導(dǎo)出為RTL電路，hls視頻庫的功能有所欠缺，因此引入xfopencv作為既可以被綜合導(dǎo)出為RTL電路，也能夠?qū)崿F(xiàn)opencv豐富的功能。
2022-09-09 15:07:05997 1、HLS簡介 HLS(High-Level Synthesis)高層綜合，就是將 C/C++的功能用 RTL 來實現(xiàn)，將 FPGA 的組件在一個軟件環(huán)境中來開發(fā)，這個模塊的功能驗證在軟件環(huán)境
2022-12-02 12:30:022571 對于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后為了統(tǒng)一將HLS集成到Vitis里了，集成之后增加了一些功能，同時將這部分開源出來了。Vitis HLS是Vitis AI重要組成部分，所以我們將重點(diǎn)介紹Vitis HLS。
2023-01-15 11:27:491317 HLS ?(high-level synthesis)稱為高級綜合, 它的主要功能是用 C/C++為 FPGA開發(fā) 算法。這將提升FPGA 算法開發(fā)的生產(chǎn)力。 ?? Xilinx 最新的HLS
2023-01-15 12:10:042968 HLS，Http Live Streaming 是由Apple公司定義的用于實時流傳輸?shù)膮f(xié)議，HLS基于HTTP協(xié)議實現(xiàn)，傳輸內(nèi)容包括兩部分，一是M3U8描述文件，二是TS媒體文件。
2023-04-06 09:29:50428 Xilinx平臺的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令會無法導(dǎo)出 IP
2023-07-07 14:14:57338 
在HLS中用C語言實現(xiàn)8192點(diǎn)FFT，經(jīng)過測試，實驗結(jié)果正確，但是時序約束不到100M的時鐘，應(yīng)該是設(shè)計上的延時之類的比較大，暫時放棄這個方案，調(diào)用HLS中自帶的FFT庫（hls:fft
2023-07-11 10:05:35580 
電子發(fā)燒友網(wǎng)站提供《將VIVADO HLS設(shè)計移植到CATAPULT HLS平臺.pdf》資料免費(fèi)下載
2023-09-13 09:12:462 -自適應(yīng)流- HTTP） HLS（HTTP- Live-流） 兩種協(xié)議的工作方式相似——數(shù)據(jù)被編碼（分割）成塊并發(fā)送到客戶端進(jìn)行查看。 一、HLS（HTTP直播） HLS（即HTTP Live
2023-10-09 17:16:54485 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論