在LTE/LTE-A高速網(wǎng)絡(luò)即將普及和4K視頻浪潮的驅(qū)動下，業(yè)界都認(rèn)為視頻數(shù)據(jù)將會成為移動網(wǎng)絡(luò)數(shù)據(jù)中最大的一個(gè)組成部分，如何解決高清視頻數(shù)據(jù)的傳輸速率和功耗問題已成為越來越大的設(shè)計(jì)挑戰(zhàn)。
2013-11-28 11:32:24
1198 構(gòu)成的傳輸數(shù)據(jù)的通道， 一般由數(shù)據(jù)線、地址線、 控制線構(gòu)成。?Xilinx從6系列的 FPGA 開始對 AXI 總線提供支持， 此時(shí) AXI 已經(jīng)發(fā)展到
2020-12-25 14:07:022957 
，MicroBlaze 應(yīng)用程序）可能會發(fā)生沖突。在 IP 定制時(shí)，我們能夠分配的空間需要注意。接下來創(chuàng)建一個(gè)以 Xilinx FPGA(S7-50 )為目標(biāo)的小項(xiàng)目，項(xiàng)目主要演示AXI Virtual FIFO
2022-11-04 11:03:18
AXI-stream一般的數(shù)據(jù)傳輸過程如下： 1、首先slave將TREADY信號拉高，表示自己可以接收信號?！ ?b class="flag-6" style="color: red">2、當(dāng)master將TDATA，TKEEP，TUSER準(zhǔn)備就緒之后，將TVALID拉高，傳輸開始
2021-01-08 16:52:32
下式排列，Table 1-5給出了用于傳輸視頻模式0、1、2、3、12的兩個(gè)像素的例子。像素數(shù)據(jù)被連續(xù)打包，像素之間沒有任何填充。當(dāng)N*DW不是8的倍數(shù)整數(shù)時(shí)，視頻數(shù)據(jù)在msb上補(bǔ)零，如Figure
2022-11-14 15:15:13
我想知道AXI4流互連IP 2中True Round-Robin和Round-Robin仲裁方案之間的區(qū)別，特別是當(dāng)所有從接口都不活動時(shí)。我已經(jīng)參考了文檔PG085，并提到“如果所有從接口都不活動
2020-05-20 14:51:06
，只不過是專門針對視頻、圖像等二維數(shù)據(jù)的。除了上面的還有一個(gè)AXI-CDMA IP核，這個(gè)是由PL完成的將數(shù)據(jù)從內(nèi)存的一個(gè)位置搬移到另一個(gè)位置，無需CPU來插手。上面的IP是完成總線協(xié)議轉(zhuǎn)換，如果需要
2022-04-08 10:45:31
我正在實(shí)施以下系統(tǒng)ChIP1（外設(shè)）最初廣告數(shù)據(jù)，CHIP2（中央）掃描，當(dāng)ChIP2遇到廣告時(shí)，CHIP1發(fā)送掃描響應(yīng)包并切換到掃描（Central），當(dāng)ChIP2獲得掃描響應(yīng)包時(shí)，它切換到廣告
2018-12-29 15:47:31
IP核均采用AXI總線接口，已經(jīng)不再支持native接口。故做除法運(yùn)算的重點(diǎn)從設(shè)計(jì)算法電路轉(zhuǎn)變成了調(diào)用AXI總線IP核以及HDL中有符號數(shù)的表示問題，極大降低了開發(fā)難度。以下就上述兩個(gè)方面進(jìn)行探討
2018-08-13 09:27:32
各位大神，求指導(dǎo)！小弟的項(xiàng)目是這樣的，FPGA開發(fā)板對采集到的視頻數(shù)據(jù)做圖像處理，需要將處理后的視頻數(shù)據(jù)，傳輸給ARM，然后讓ARM通過以太網(wǎng)傳輸視頻數(shù)據(jù)。小弟想知道，如何實(shí)現(xiàn)讓FPGA開發(fā)板傳輸視頻數(shù)據(jù)給ARM開發(fā)板？？？求指導(dǎo)!謝謝
2014-02-26 10:04:25
of Active Video）和“有效視頻數(shù)據(jù)的結(jié)束”（End of Active Video）。SAA7113 對 SAV 和 EAV 數(shù)據(jù)格式的定義如表 7-1 所示。從表 7-1 中可以看到在完整的一幀圖像
2018-12-11 09:47:09
需要實(shí)現(xiàn)兩塊FPGA之間的8位并行數(shù)據(jù)傳輸，用什么握手協(xié)議比較好呢？想請問一下各位的建議。這兩塊FPGA使用的時(shí)鐘是36M的，同一個(gè)晶振產(chǎn)生。除了8位數(shù)據(jù)線外，兩塊FPGA之間還有10根可供使用的線。
2015-01-26 14:20:10
用的的是兩塊JZ2440的開發(fā)板，均與同一路由器相連，想通過網(wǎng)口通信在A板發(fā)布指令控制B板點(diǎn)燈，有人會嗎？（PS：在網(wǎng)上找過一些網(wǎng)口通信的收發(fā)程序，但都是PC機(jī)與開發(fā)板之間的通信，有試過將它們交叉
2018-05-05 14:24:26
用兩塊DSP2812進(jìn)行SPI通信遇到問題好久都不能解決。只是想讓主機(jī)發(fā)送一組16位的數(shù)據(jù)在whili語句中發(fā)送給從機(jī)，從機(jī)收到數(shù)據(jù)后在數(shù)碼管上顯示。兩塊板子的地、時(shí)鐘、SIMO連在一起。主機(jī)
2016-10-20 13:47:22
大家好，我在進(jìn)行兩塊TMS320F28069之間的SPI通信， 中斷機(jī)制。當(dāng)主從的程序都只有RX和TX中斷時(shí)， 主從收發(fā)都正確。但是，當(dāng)程序中加入采樣ADCINT1和EPWMINT1中斷后， 丟失
2018-10-08 17:00:44
兩塊芯片的連接應(yīng)該沒有問題，SIMO、SOMI、SPICLK分別連上，從機(jī)的SPISTEA連到主機(jī)的控制GPIO口上，兩塊芯片也共地了，主機(jī)可以正常發(fā)送，從機(jī)無法接收，CCS在線調(diào)試時(shí)發(fā)現(xiàn)從機(jī)的SPI INT ENA位始終為0，SPIRXBUF中沒有數(shù)據(jù)。
2018-10-30 09:56:37
（STM32F407，以太網(wǎng)控制器為DP83848）。兩塊板子與電腦利用以太網(wǎng)通信都沒問題，但兩塊板子之間通信就走不通了（RJ45接口，綠燈不亮，應(yīng)該是沒有建立連接）。。。代碼是直接用的例程的源碼，只是將兩塊板子的IP和端口號改了下并對應(yīng)起來了問下各位大神，是哪個(gè)地方出問題了嗎？
2019-08-29 04:35:33
`江湖救急！小弟手里有兩塊貼片芯片 19CTKOK CD......(14個(gè)腳，O也有可能是D。省略號表示不知道是什么)，第二塊芯片是NOOZ022（O可能是D），兩塊芯片的封裝一樣。如有知道者或能提供相關(guān)資料的人，小弟重謝?。?！芯片的圖片如下`
2013-06-07 14:42:04
` 視頻監(jiān)控/安防監(jiān)控安全傳輸系統(tǒng)主要兩部分組成。第一部分是部署在各視頻接入點(diǎn)的終端防護(hù)設(shè)備；第二部分為部署在總部的視頻仿真會議室的主站防護(hù)設(shè)備。通過這兩種設(shè)備的部署，可在現(xiàn)有的公用網(wǎng)絡(luò)環(huán)境下對視頻
2018-12-10 11:37:55
。散熱盤與芯片面的緊密接觸得到低的結(jié)溫（θjc）。為減少散熱盤與芯片間的熱阻，在兩者之間使用高導(dǎo)熱膠體。使得封裝內(nèi)熱量更容易耗散。為更進(jìn)一步改進(jìn)散熱性能，外部熱沉可直接安裝在散熱盤上，以獲得封裝低的結(jié)溫
2018-09-11 15:20:04
處理功能，并通過高速接口把視頻數(shù)據(jù)傳輸給嵌入式微處理器，然后由嵌入式Linux系統(tǒng)完成網(wǎng)絡(luò)傳輸功能?！ ∧壳癉SP與微處理器之間的高速通信方式有以下幾種：共享內(nèi)存，此種技術(shù)對軟硬件的設(shè)計(jì)要求都非常高
2018-11-26 11:12:49
HPM6750的AXI內(nèi)存分為XRAM0和XRAM1兩塊，但在用戶手冊16章系統(tǒng)內(nèi)存映射表上這兩塊SRAM的地址是連續(xù)的，請問這樣設(shè)計(jì)是有什么特殊考慮嗎，如果程序連續(xù)讀寫這一段內(nèi)存空間，跨越兩塊AXI SRAM時(shí)會不會有問題出現(xiàn)
2023-05-26 06:44:46
將兩塊空硬盤合并為“一塊”，掛載到指定目錄下，達(dá)到在一個(gè)目錄使用2塊硬盤所有空間的效果。
2019-07-18 06:46:08
，是汽車、儀表、醫(yī)療設(shè)備等視頻顯示的理想方案。該芯片組不僅可以在兩點(diǎn)之間傳送視頻信號，有時(shí)，人們還希望其同時(shí)傳送音頻信號。在本應(yīng)用筆記中，我們將討論如何利用視頻信號的消隱期，通過控制信號通道將音頻數(shù)據(jù)傳送到顯示器。我們還將解釋怎樣把數(shù)字音頻數(shù)據(jù)轉(zhuǎn)換成模擬音頻信號，并給出了顯示面板端揚(yáng)聲器驅(qū)動的系統(tǒng)結(jié)構(gòu)。
2011-03-04 21:37:00
：（1）ACLK信號：總線時(shí)鐘，上升沿有效；（2）ARESETN信號：總線復(fù)位，低電平有效（3）TREADY信號：從機(jī)告訴主機(jī)做好傳輸準(zhǔn)備；（4）TDATA信號：數(shù)據(jù)，可選寬度
2018-01-08 15:44:39
1.AXI簡要介紹
AXI全稱(Advanced eXtensible Interface)，主要描述了主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方式。適合高帶寬低延時(shí)設(shè)計(jì)，無需復(fù)雜的橋就能實(shí)現(xiàn)高頻操作，能滿足
2023-11-03 10:51:39
在fx3的固件中給出的slavefifo 是通過bulk傳輸的demo
我想進(jìn)行視頻數(shù)據(jù)流的傳輸的時(shí)候，請問如何修改可以達(dá)到同步傳輸的要求
我目前在固件里面只看到了bulk的方式，如果有同步傳輸的demo或者修改教程請不吝賜教
FX3中的ISO數(shù)據(jù)傳輸，這一部分的參考資料 可以從哪里獲取呢？
2024-02-28 07:50:04
數(shù)據(jù)傳輸量，突發(fā)長度，延遲，和總線事務(wù)。它有助于用戶在設(shè)計(jì)初期對AXI總線的瓶頸進(jìn)行分析。 VARONIP包括可配置的主站或從站IP，提供可合成的FPGA IP。這使得將AXI總線作為硬件實(shí)現(xiàn)起來很容易
2020-11-02 16:54:39
AXI IP核，就必須先了解AXI接口。先介紹如下：1） AXI（Advanced eXtensibleInterface）協(xié)議主要描述了主設(shè)備（Master）和從設(shè)備（Slave）之間的數(shù)據(jù)傳輸方式
2016-12-16 11:00:37
申請理由：一直從事單片機(jī)的數(shù)據(jù)通信，想實(shí)現(xiàn)一次藍(lán)牙的數(shù)據(jù)傳輸功能。項(xiàng)目描述：兩塊板實(shí)現(xiàn)數(shù)據(jù)傳輸。比如，A板采集芯片內(nèi)部溫度，通過藍(lán)牙發(fā)送給B板，經(jīng)B板串口發(fā)送給上位機(jī)。
2016-01-19 16:05:58
之間的數(shù)據(jù)傳輸方式，在該協(xié)議中，主設(shè)備和從設(shè)備之間通過握手信號建立連接。AXI協(xié)議是一種高性能、高帶寬、低延遲的片內(nèi)總線，具有如下特點(diǎn)：1、總線的地址/控制和數(shù)據(jù)通道是分離的；2、支持不對齊的數(shù)據(jù)傳輸
2020-10-22 15:16:34
描述了主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方式。在ZYNQ中繼續(xù)使用，版本是AXI4，所以我們經(jīng)常會看到AXI4.0，ZYNQ內(nèi)部設(shè)備都有AXI接口。其實(shí)AXI就是ARM公司提出的AMBA（Advanced
2021-01-07 17:11:26
請問主板從PCI接口獲取視頻數(shù)據(jù)后如何才能將其播放出來呢？ 我的意思是采用PCI接口將外部視頻數(shù)據(jù)傳輸給CPU板，硬件上就是CPU通過PCI橋外擴(kuò)PCI設(shè)備。軟件上是如何實(shí)現(xiàn)的呢？Windows下和VxWorks下的應(yīng)用程序都是怎么做的？ 感謝您的回答！
2015-04-27 14:38:53
'axi_top_0 / axi_m2m_m0 /安裝/ slave_fpga_gen.axi_chip2chip
2018-10-18 14:34:45
顯示器或模擬顯示器上顯示。 圖2 硬件構(gòu)架框圖 輸出圖像的分辨率要求FPGA與TMDS發(fā)送芯片之間傳送數(shù)據(jù)的帶寬在100M(像素/秒)以上，因此要求FPGA的速度足夠快。同時(shí)由于FPGA與外圍器件之間
2018-12-11 10:59:36
同一個(gè)Buffer，造成視頻數(shù)據(jù)傳輸亂碼。?6.2 Video In to AXI4-Stream IP核本案例使用Video In to AXI4-Stream IP核將并行視頻信號轉(zhuǎn)換
2021-02-04 20:09:22
基于PCIe和V4L2的8通道視頻采集&顯示IPVideo Capture&Display IP for V4L2在主機(jī)端視頻設(shè)備內(nèi)核驅(qū)動V4L2 的控制和調(diào)度下，Video
2020-11-01 21:45:46
嘗試使用兩塊ble-nano進(jìn)行數(shù)據(jù)傳輸，8mhz的板子，最高波特率為34800，超過此波特率板子會燒。藍(lán)牙連接步驟：1.電腦接從機(jī)，NL和CR模式，輸入AT，得到ok，進(jìn)入AT指令模式；2.輸入
2022-03-02 06:53:59
你好，我的FPGA接收視頻，視頻格式是1080p@ 60fps，YYY2。這是使用“32位從FIFO同步”傳輸視頻數(shù)據(jù)的唯一方法嗎？32位數(shù)據(jù)格式是什么？（D:7:0]？D [15:8]？D [23∶16]？，D [31:24]？我不知道如何分配我的視頻數(shù)據(jù)謝謝
2019-09-26 13:26:58
和 TDES960 解串器協(xié)同工作，通過單根超細(xì)線同時(shí)傳輸高分辨率視頻、控制信號和電源。這些設(shè)備有助于在傳感器和處理器之間建立鏈接，以聚合時(shí)鐘、未壓縮視頻、控制、電源和通用輸入/輸出信號，如圖 2
2021-09-07 11:25:18
1、兩塊fpga之間采用12根線連接，包括8根數(shù)據(jù)線，2根同步時(shí)鐘線，2根使能信號線。2、每塊fpga的引腳配置為[3:0]rxd（接受數(shù)據(jù)），rxc（接受時(shí)鐘），rxen（接受使能信號），[3:0
2021-08-18 16:58:35
我差不多完全迷失了。我擁有數(shù)十年的數(shù)字電子經(jīng)驗(yàn)，一些Virtex-5經(jīng)驗(yàn)，以及幾乎零FPGA時(shí)鐘處理經(jīng)驗(yàn)。我的一般經(jīng)驗(yàn)告訴我，我想用PLL生成200MHz，從大概125MHz開始，但幸運(yùn)
2020-06-18 15:31:21
嗨，我開始使用Vivado了。我正在嘗試配置從Dram讀取數(shù)據(jù)的自定義IP，處理它們?nèi)缓髮⒔Y(jié)果發(fā)送到Bram控制器。我想過使用AXI主接口制作自定義IP。但是，我不知道將AXI主信號連接到我的自定義邏輯，以便我可以從Dram讀取數(shù)據(jù)并將結(jié)果發(fā)送到Bram。謝謝。
2020-05-14 06:41:47
嗨，我打算通過GPIO在2塊FPGA板之間傳輸數(shù)據(jù)。為了傳輸數(shù)據(jù)，我知道我需要同步兩塊板。為了同步，我需要有一個(gè)共同的clk信號，如附圖所示？PN
2020-06-03 13:24:44
本文針對視頻數(shù)據(jù)流數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，采用流模式傳輸，將視頻采集數(shù)據(jù)通過DMA從存儲資源緊張的片內(nèi)緩存區(qū)搬運(yùn)至片外SDRAM幀緩沖區(qū)，實(shí)現(xiàn)圖像的高速傳輸。
2021-06-08 06:05:11
，所以也就沒有同時(shí)監(jiān)測主機(jī)的接收buf，監(jiān)視主機(jī)的接收buf與監(jiān)視從機(jī)的方法是一樣的。四、調(diào)試過程需要注意的問題1、兩塊板子一定要共地。2、兩塊板子的MOSI與MISO不需要交叉連接。
2020-06-01 08:00:00
如果FPGA有兩塊qspi flash并行燒錄的功能，我在hardware manager里是否可以指定燒錄哪一塊flash呢？我想把我自己的數(shù)據(jù)燒錄到第二塊flash中，把bit流燒錄到第一塊
2023-04-18 19:45:55
你好，我正在嘗試將Zynq UltraScale +模塊連接到AXI互連模塊，然后連接到一些AXI Chip2Chip模塊。 Chip2Chip塊的最大ID_WIDTH為12，但PS-> PL
2019-10-09 09:37:52
PCB 封裝是我們電子設(shè)計(jì)圖紙和實(shí)物之間的映射體，具有精準(zhǔn)數(shù)據(jù)的要求。PCB封裝要有5個(gè)內(nèi)容：PCB焊盤，焊接器件用的。管腳序號，和原理圖管腳一一對應(yīng)。絲印，是實(shí)物本體的大小范圍。阻焊，防綠油覆蓋
2022-01-05 07:39:04
我在使用BF706進(jìn)行開發(fā)，我想在代碼中對芯片進(jìn)行標(biāo)識，方式是在代碼中寫入芯片的chip id，這樣同樣的代碼燒到另一塊板卡就可以不能運(yùn)行，但在手冊中沒有發(fā)現(xiàn)chip id對應(yīng)的是哪個(gè)寄存器（雖然手冊中提到IDCODE 這個(gè)寄存器，但感覺這不是我想要的那個(gè)），哪位朋友知道的話幫忙回一下，
2023-11-29 06:23:36
你好，任何人：我現(xiàn)在用兩塊Kintex超大規(guī)模FPGA開發(fā)單板。我應(yīng)該如何為兩個(gè)FPGA供電？1）單一解決方案，一個(gè)DCDC穩(wěn)壓器供電兩個(gè)FPGA的相同電源軌（如VCCINT）。2）單獨(dú)解決方案
2019-04-03 15:26:53
各位大神，請你們給指導(dǎo)指導(dǎo)！小弟用兩塊mini板子，搞無線傳輸視頻，結(jié)果傳輸和接受到的圖像都不對，求指導(dǎo)？？？
2020-05-21 04:35:16
不做過多的講解(小伙伴可以自行下載AMBA總線協(xié)議規(guī)范或者翻看網(wǎng)絡(luò)上AXI4總線協(xié)議相關(guān)文章)。在SpinalHDL中，關(guān)于Axi4總線，包含了配置和實(shí)現(xiàn)兩塊內(nèi)容，其內(nèi)容均在
2022-08-02 14:28:46
，因?yàn)槲抑浪?b class="flag-6" style="color: red">AXI協(xié)議都有地址線。＃2。 AXI-4 Stream協(xié)議是否與AXI-4 64位協(xié)議不同，如果是，兩者之間的主要區(qū)別是什么。謝謝
2020-04-28 10:00:42
兩塊相同的openharmony開發(fā)板之間可以通信傳輸數(shù)據(jù)嗎？如果可以辦法問對方是用什么實(shí)現(xiàn)呢？
2022-06-13 10:07:34
手里有
兩塊藍(lán)牙模塊，怎么連接？需要一個(gè)設(shè)置為主，一個(gè)為
從嗎？然后再給主機(jī)輸入AT指令嗎？都要輸什么指令?。?/div>
2019-04-18 23:48:01
您好，我希望有人可以幫我確定我是否有可能做的事情。我在兩塊PCB上有兩個(gè)Artix-7 FPGA（參見下面的簡單草圖;我將左側(cè)FPGA稱為“FPGA1”，將右側(cè)FPGA稱為“FPGA2”）。我將數(shù)據(jù)
2020-08-28 06:22:25
有兩塊母版為EVAL-ADF7XXXMB4Z，主芯片為ADF7023BC，請問如何進(jìn)行兩塊模擬嵌套板之間的無線通信？小白一只 請指教
2019-01-22 12:40:24
已將2塊WiFi模塊分別連接上2塊開發(fā)板，并透過AT指令配置，將RM04模塊設(shè)為STA模式、ESP8266模塊設(shè)為AP模式，想要在這兩塊開發(fā)板之間透過WiFi模塊傳輸數(shù)據(jù)，并將開發(fā)板分別接上USART連上PC確認(rèn)數(shù)據(jù)，請問原子哥，要如何做才能使WiFi模塊傳送或接收數(shù)據(jù)啊?!
2019-02-12 22:37:35
我有兩塊STM32F429的板子，已經(jīng)調(diào)通了，怎么測試這兩塊板子之間以太網(wǎng)的通信速率或傳輸速度?
2020-03-18 02:26:09
芯片提供視頻數(shù)據(jù)的模擬通道，共同匯集到DVI-I輸出接口，傳送到數(shù)字顯示器或模擬顯示器上顯示。 圖2 硬件構(gòu)架框圖 輸出圖像的分辨率要求FPGA與TMDS發(fā)送芯片之間傳送數(shù)據(jù)的帶寬在100M
2019-05-05 09:29:33
，由D/A芯片提供視頻數(shù)據(jù)的模擬通道，共同匯集到DVI-I輸出接口，傳送到數(shù)字顯示器或模擬顯示器上顯示。圖2 硬件構(gòu)架框圖輸出圖像的分辨率要求FPGA與TMDS發(fā)送芯片之間傳送數(shù)據(jù)的帶寬在100M(像素
2019-04-23 07:00:10
接口，傳送到數(shù)字顯示器或模擬顯示器上顯示。圖2 硬件構(gòu)架框圖輸出圖像的分辨率要求FPGA與TMDS發(fā)送芯片之間傳送數(shù)據(jù)的帶寬在100M(像素/秒)以上，因此要求FPGA的速度足夠快。同時(shí)由于FPGA
2019-05-29 05:00:03
，共同匯集到DVI-I輸出接口，傳送到數(shù)字顯示器或模擬顯示器上顯示。圖2 硬件構(gòu)架框圖 輸出圖像的分辨率要求FPGA與TMDS發(fā)送芯片之間傳送數(shù)據(jù)的帶寬在100M(像素/秒)以上，因此要求FPGA的速度
2019-04-17 07:00:05
你好，我嘗試使用FX3 DVK，以便將數(shù)字視頻數(shù)據(jù)從連接到DVK的圖像傳感器發(fā)送到PC主機(jī)。視頻數(shù)據(jù)需要按原樣傳輸，我不想壓縮它，也不想把它轉(zhuǎn)換成特定的格式。我想把一個(gè)包含圖像數(shù)據(jù)的緩沖區(qū)傳送
2019-06-17 08:01:03
功能，并通過高速接口把視頻數(shù)據(jù)傳輸給嵌入式微處理器，然后由嵌入式Linux系統(tǒng)完成網(wǎng)絡(luò)傳輸功能。目前DSP與微處理器之間的高速通信方式有以下幾種：共享內(nèi)存，此種技術(shù)對軟硬件的設(shè)計(jì)要求都非常高，同樣效率也
2019-05-22 05:01:10
). Besides the CPU, the FPGA hosts an on-chip bus,bus controller, parallel port, RAM,video controller, and an externalSRAM contro
2009-07-27 17:37:39
97 研究基于RTP/RTCP協(xié)議的實(shí)時(shí)視頻數(shù)據(jù)傳輸系統(tǒng)。對接收端視頻切幀數(shù)據(jù)包的重組進(jìn)行深入研究，并設(shè)計(jì)一種環(huán)形緩沖區(qū)來提高視頻切幀數(shù)據(jù)包的重組效率，從而提高視頻數(shù)據(jù)傳輸的實(shí)
2010-02-11 11:59:4326 在由ARM+DSP組成的嵌入式視頻處理平臺當(dāng)中，需要將視頻數(shù)據(jù)從DSP端發(fā)送給ARM處理器，以便ARM將視頻數(shù)據(jù)傳輸到遠(yuǎn)端服務(wù)器進(jìn)行處理。提供了一種ARM與DSP雙核之間視頻數(shù)據(jù)通信的解
2010-10-25 16:09:0638 什么是Chip
英文縮寫: Chip
中文譯名: 碼片
分 類: 其它
解 釋: 碼片是擴(kuò)頻碼分多址移動通信中數(shù)據(jù)
2010-02-22 17:19:462272 什么是cps (chip per second)
英文縮寫: cps (chip per second)
中文譯名: 碼片速率單位，每秒碼片
2010-02-22 17:23:291238 Xilinx的視頻的IP CORE 一般都是 以 AXI4-Stream 接口。 先介紹一下， 這個(gè)IP的作用。 下面看一下這個(gè)IP 的接口： 所以要把標(biāo)準(zhǔn)的VESA信號 轉(zhuǎn)為
2017-02-08 08:36:19531 
體制的。但當(dāng)前一些專用網(wǎng)絡(luò)中還大量保有傳統(tǒng)的E1信道，為了使基于IP網(wǎng)絡(luò)體制的視頻設(shè)備能夠充分利用傳統(tǒng)的E1信道進(jìn)行數(shù)據(jù)傳輸，設(shè)計(jì)了一種基于E1信道的視頻數(shù)據(jù)傳輸系統(tǒng)。采用高性能通信媒體處理器Hi3520D．實(shí)現(xiàn)720P面質(zhì)的視頻實(shí)時(shí)編碼，配
2017-11-15 11:21:4613 提出，該協(xié)議專門針對視頻、音頻、數(shù)組等數(shù)據(jù)在片內(nèi)通信設(shè)計(jì)。利用IP核進(jìn)行嵌入式系統(tǒng)開發(fā)具有簡化設(shè)計(jì)、縮短開發(fā)周期等明顯優(yōu)勢。
2017-11-17 08:58:014189 芯片，構(gòu)建一個(gè)集成NiosII軟核處理器、存儲器、I／O接口、自定義外設(shè)的可編程片上系統(tǒng)系統(tǒng)（System On Programmable Chip，SOPC）。利用FPGA高速并行處理能力，可同時(shí)對多路視頻數(shù)據(jù)進(jìn)行視頻解碼，大大提高系統(tǒng)數(shù)據(jù)采集前端的處理能力。
2019-02-11 09:39:261639 
M_AXI接口對數(shù)據(jù)進(jìn)行讀取操作，此時(shí)設(shè)計(jì)一個(gè)基于AXI-Slave接口的IP進(jìn)行數(shù)據(jù)傳輸操作就非常的方便。 封裝的形式并不復(fù)雜，只是略微繁瑣，接下來一步一步演示如何封裝AXI_SLAVE接口IP
2020-10-30 12:32:373953 
1、兩塊fpga 之間采用12 根線連接，包括8 根數(shù)據(jù)線， 2 根同步時(shí)鐘線， 2 根使能信號線。
2021-02-25 09:58:0044 兩塊fpga之間采用12根線連接，包括8根數(shù)據(jù)線，2根同步時(shí)鐘線，2根使能信號線。
2021-04-27 09:35:1613 AXI4S攜帶實(shí)際的視頻數(shù)據(jù)（無行場消隱），由主機(jī)和從機(jī)接口驅(qū)動，如Figure 1-1所示。
2022-11-14 09:15:25815 外部存儲器接口（ EMIF ）通信常用于FPGA和DSP之間的數(shù)據(jù)傳輸，即將FPGA作為DSP的外部SRAM、或者協(xié)同處理器等。Xilinx提供了AXI-EMC IP核，將其掛載到AXI總線用于
2023-08-31 11:25:412357 
LogiCORE IP AXI4-Stream FIFO內(nèi)核允許以內(nèi)存映射方式訪問一個(gè)AXI4-Stream接口。該內(nèi)核可用于與AXI4-Stream IP接口，類似于LogiCORE IP AXI以太網(wǎng)內(nèi)核，而無需使用完整的DMA解決方案。
2023-09-25 10:55:33497 
LogiCORE JTAG至AXI Master IP核是一個(gè)可定制的核，可生成AXIAXI總線可用于處理和驅(qū)動系統(tǒng)中FPGA內(nèi)部的AXI信號。AXI總線接口協(xié)議可通過IP定制Vivado
2023-10-16 10:12:42410 
LogiCORE IP AXI 通用異步接收發(fā)送器 (UART) 16550 連接到高級微控制器總線架構(gòu) (AMBA) AXI，為異步串行數(shù)據(jù)傳輸提供控制器接口。該軟 IP 核旨在通過 AXI4-Lite 接口進(jìn)行連接。
2023-10-16 11:02:011762 
Xilinx LogiCORE IP視頻定時(shí)控制器內(nèi)核是一款通用視頻定時(shí)生成器和檢測器。該內(nèi)核可通過完整的寄存器集進(jìn)行高度編程，從而控制各種定時(shí)生成參數(shù)。這種可編程性與一組全面的中斷位相結(jié)合，可輕松集成到處理器系統(tǒng)中，實(shí)現(xiàn)對模塊的實(shí)時(shí)系統(tǒng)控制。視頻定時(shí)控制器提供一個(gè)可選的AXI4-Lite兼容接口。
2023-10-16 11:06:40292 
AXI-Lite是AXI-Full的簡化版，適合小批量的數(shù)據(jù)傳輸，常用來進(jìn)行命令的傳輸，IP核的初始化等。 ?AXI-Full則適用于大批量，高性能的數(shù)據(jù)傳輸。 AXI是一種用于傳輸數(shù)據(jù)的模塊或總線，用
2023-10-31 15:37:08386 
已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論