通用小芯片互聯(lián)技術(shù) (UCIe) 標(biāo)準(zhǔn)應(yīng)用解析

今年三月，英特爾、AMD、Arm、兩家領(lǐng)先的代工廠、Google Cloud、Meta、高通和 ASE 宣布，他們正在建立一種新的小芯片（chiplet）互聯(lián)開放標(biāo)準(zhǔn)，名為通用小芯片互聯(lián)技術(shù)（Universal Chiplet Interconnect Express，UCIe），旨在標(biāo)準(zhǔn)化小芯片的構(gòu)建和相互通信方式。

過去幾年的一大趨勢是業(yè)內(nèi)越來越多地使用多裸片先進(jìn)封裝，作為構(gòu)建硅基系統(tǒng)的一種方式，通常稱為系統(tǒng)級封裝（Systems-in-Package，SiP）。目前，小芯片 (chiplet) 之間的通信沒有什么重大的技術(shù)挑戰(zhàn)，至少沒有超出電路板上芯片通信的既有挑戰(zhàn)。而在沒有任何標(biāo)準(zhǔn)的情況下，所有 SiP 上的裸片都來自同一家公司（盡管通常是在多個半導(dǎo)體工藝節(jié)點(diǎn)上）。值得注意地， HBM 是一個例外（還有 HBM2 和 HBM3），JEDEC 參與了標(biāo)準(zhǔn)制定，Micron 等制造商提供了裸片堆棧，以便整合到基于高級封裝的設(shè)計中。

Universal Chiplet Interconnect Express （UCIe） 標(biāo)準(zhǔn)

只有當(dāng)標(biāo)準(zhǔn)得到普遍采用時，才能最大程度體現(xiàn)其價值。因此，對于建立小芯片互聯(lián)開放標(biāo)準(zhǔn)，最重要的是哪些公司宣布加入其中。前文已經(jīng)提到，最初的簽署名單是：

英特爾、AMD、Arm、兩家領(lǐng)先的代工廠、Google Cloud、Meta、高通和 ASE

在這些公司中，哪些公司實(shí)際上提供了符合標(biāo)準(zhǔn)的裸片，還有待觀察。當(dāng)然，Arm 不生產(chǎn)芯片，代工廠也不設(shè)計芯片；但也許有一天，將有可能制造一個搭載英特爾 x86 處理器、Google TPU 和高通 5G 調(diào)制解調(diào)器的 SiP，并且所有這些都整合在同一個封裝中。

IP 公司沒有受邀參加最初的官宣活動，可能是因?yàn)樾枰埖陌雽?dǎo)體和系統(tǒng)公司已經(jīng)足夠多。但我們將調(diào)整我們的 D2D（Die-to-Die）互連來遵循該標(biāo)準(zhǔn)——這樣說應(yīng)該并不唐突。

顯然，UCIe 將效仿 PCIe（二者的名字都很相似）。PCIe 已經(jīng)使大量供應(yīng)商能夠制造可以成功協(xié)同工作的電路板和芯片；同樣，UCIe的目標(biāo)則是使不同制造商的小芯片之間能夠有類似水平的互操作性。至于什么樣的商業(yè)環(huán)境能夠促成這一目標(biāo)，還有待觀察。

至少，未來將應(yīng)該有可能從多家公司購買裸片，并由這些公司制造裸片，然后當(dāng)把這些裸片組裝在一個先進(jìn)多裸片封裝時，它們可以順利協(xié)同工作。進(jìn)一步說，未來將可能有公司配備現(xiàn)成的裸片庫存，從而消除等待生產(chǎn)這一過程。而更為理想的是，未來將可能有分銷商（或新公司類型）擁有來自多個制造商的裸片庫存，就像他們現(xiàn)在擁有封裝好的元件一樣。

開發(fā) D2D 互連的一個重要動機(jī)是，它比 PCB 上的芯片外連接具有更高的性能和更低的功耗。事實(shí)上，最初的產(chǎn)品發(fā)布承諾能夠以 1/20 的功耗獲得 20 倍的性能（見上圖的新聞稿）。

與 PCIe（和 USB）一樣，UCIe 標(biāo)準(zhǔn)最初的開發(fā)工作是由英特爾完成的，然后他們將該標(biāo)準(zhǔn)捐贈給后來成立的 UCIe 聯(lián)盟。與其最為相似的的標(biāo)準(zhǔn)實(shí)際上是高級互連總線 (Advanced Interconnect Bus ，AIB)，最初也是由英特爾開發(fā)而后捐贈給CHIPS 聯(lián)盟；CHIPS 全稱為“Common Hardware for Interfaces, Processors, and Systems（接口、處理器和系統(tǒng)的通用硬件）”，專注于開源的硬件和工具。

UCIe 顯然不僅僅是英特爾的標(biāo)準(zhǔn)，這一點(diǎn)可以從最初通告的簽署名單中看出。能讓英特爾、AMD 和 Arm 聯(lián)手合作，這件事必然意義重大。該規(guī)范包括物理層（電信號標(biāo)準(zhǔn)）和上面的協(xié)議層，并且詳細(xì)說明了支持的 bump 間距，這間接指定了可以使用的先進(jìn)封裝技術(shù)。

上表對初始標(biāo)準(zhǔn)中的數(shù)字進(jìn)行了更深入的分析。

在白皮書《Universal Chiplet Interconnect Express (UCIe): Building an Open Chiplet Ecosystem（UCIe：構(gòu)建開放的芯片生態(tài)系統(tǒng)）》中，有這樣一段總結(jié)：

《UCIe：構(gòu)建開放的芯片生態(tài)系統(tǒng)》

業(yè)界對一個開放的小芯片生態(tài)系統(tǒng)有巨大的需求，它將釋放整個計算連續(xù)體的創(chuàng)新。UCIe 1.0 提供了極高的能效和極具性價比的性能。事實(shí)上，它是一個具有即插即用模式的開放標(biāo)準(zhǔn)，以多個成功的標(biāo)準(zhǔn)為藍(lán)本，并由一群最合適不過的行業(yè)領(lǐng)導(dǎo)者推出，這將確保該標(biāo)準(zhǔn)被廣泛采用。我們預(yù)計下一代創(chuàng)新將發(fā)生在小芯片層面，而使小芯片組合能夠提供不同功能以供客戶選擇，將充分滿足客戶的應(yīng)用要求。

編輯：黃飛

?