PCB元器件布局要求及降低噪聲與電磁干擾的方法解析

電磁干擾廣泛存在于各類電子電氣設(shè)備中，各種電子電氣設(shè)備在工作時(shí)或多或少都會(huì)向外發(fā)射電磁波，這種電磁波會(huì)對(duì)整個(gè)設(shè)備正常工作造成干擾。在電子產(chǎn)品設(shè)計(jì)中由于對(duì)電磁兼容性的考慮不足，致使一些電氣和電子產(chǎn)品不合格，因此作者就該問題總結(jié)了一些應(yīng)注意的要點(diǎn)。

地線連接

模擬和數(shù)字電路擁有獨(dú)立的電源和地線通路，盡量加寬這兩部分電路的電源與地線，或采用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路中的干擾電壓。

單獨(dú)工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點(diǎn)附近單點(diǎn)匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點(diǎn)匯接，如電源電壓不一致，在兩電源較近處并-1～2μf的電容，給兩電源問的信號(hào)返回電流提供通路。

理想的地線是一個(gè)零阻抗，零電位的物理實(shí)體，它不僅是信號(hào)的參考點(diǎn)，而且電流流過時(shí)不會(huì)產(chǎn)生電壓降。在實(shí)際的電氣電子設(shè)備中，這種理想地線是不存在的，當(dāng)電流流過地線時(shí)必然會(huì)產(chǎn)生電壓降。據(jù)此可根據(jù)地線中干擾形成機(jī)理可歸結(jié)為以下兩點(diǎn)，第一，減小低阻抗和電源饋線阻抗。第二，正確選擇接地方式和阻隔地環(huán)路，按接地方式來分有懸浮地、單點(diǎn)接地、多點(diǎn)接地、混合接地。如果敏感線的干擾主要來自外部空間或系統(tǒng)外殼，此時(shí)可采用懸浮地的方式加以解決，但是懸浮地設(shè)備容易產(chǎn)生靜電積累，當(dāng)電荷達(dá)到一定程度后，會(huì)產(chǎn)生靜電放電，所以懸浮地不宜用于一般的電子設(shè)備。

PCB元器件布局要求

電路元件和信號(hào)通路的布局必須最大限度地減少無用信號(hào)的相互耦合：

（1）低電子信號(hào)通道不能靠近高電平信號(hào)通道和無濾波的電源線，包括能產(chǎn)生瞬態(tài)過程的電路。

（2）高、中、低速邏輯電路在PCB上要用不同區(qū)域。

（3）安排電路時(shí)要使得信號(hào)線長度最小。

（4）保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長的平行信號(hào)線。

（5）電磁干擾（EMI）濾波器要盡可能靠近EMI源，并放在同一塊線路板上。

（6）DC／DC變換器、開關(guān)元件和整流器應(yīng)盡可能靠近變壓器放置，以使其導(dǎo)線長度最小。

（7）盡可能靠近整流二極管放置調(diào)壓元件和濾波電容器。

（8）印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。

（9）對(duì)噪聲敏感的布線不要與大電流，高速開關(guān)線平行。

多層板設(shè)計(jì)

在多層板設(shè)計(jì)中電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。這樣可以利用兩金屬平板問的電容作電源的平滑電容，同時(shí)接地平面還對(duì)電源平面上分布的輻射電流起到屏蔽作用；為了產(chǎn)生通量對(duì)消作用布線層應(yīng)安排與整塊金屬平面相鄰；在中間層的印制線條形成平面波導(dǎo)，在表面形成微帶線，兩者傳輸特性不同；時(shí)鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨(dú)安排、遠(yuǎn)離敏感電路；所有的具有一定電壓的印制板都會(huì)向空間輻射電磁能量，為減小這個(gè)效應(yīng)，印制板的物理尺寸都應(yīng)該比最靠近的接地板的物理尺寸小20H，其中H是兩個(gè)印制板面的間距。按照一般典型印制板尺寸，20H一般為3mm左右，

為避免發(fā)生兩條印制線間距比較小時(shí)所引起的電磁串?dāng)_，應(yīng)保持任何線條間距不小于2倍的印制線條寬度，即不小于2W，w為印制線路的寬度。

設(shè)置去耦電容

好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能：另一方面旁路掉該器件的高頻噪聲。

抑制線間的電磁耦合

減小干擾源和敏感電路的環(huán)路面積。最好的辦法是使用雙絞線和屏蔽線，讓信號(hào)線與接地線（或載流回路）扭絞在一起，以便使信號(hào)與接地線（或載流回路）之間的距離最近；增大線間的距離，使得干擾源與受感應(yīng)的線路之間的互感盡可能地小；如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合；

其他一些降低噪聲與電磁干擾的方法

（1）用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。

（2）盡量為繼電器等提供某種形式的阻尼。

（3）使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。

（4）時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。

（5）I／O驅(qū)動(dòng)電路盡量靠近印刷板邊，讓其盡快離開印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。

（6）閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。

（7）印制板盡量使用45度折線而不用90度折線布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。

（8）時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I／O線和接插件。

（9）模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。

對(duì)A／D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。

（10）石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線。

結(jié)論

在PCB設(shè)計(jì)中要處分考慮到各種干擾所產(chǎn)生的影響，完整的設(shè)計(jì)能夠有效擬制電磁干擾，縮短產(chǎn)品設(shè)計(jì)周期，提高系統(tǒng)穩(wěn)定性和可靠性。