FPGA芯片：“魚”和“熊掌”不可兼得

電子發(fā)燒友網(wǎng)訊：賽靈思FPGA 7系列芯片正以燎原之勢席卷整個(gè)行業(yè)。在本文，電子發(fā)燒友網(wǎng)小編將帶領(lǐng)大家一起走近Xilinx的FPGA 7系列芯片，從全新FPGA 7系列芯片的介紹、芯片優(yōu)點(diǎn)、芯片

，然后就是對(duì)硬件描述語言的掌握（veirlog或者VHDL）。至于FPGA芯片本身，只是一個(gè)載體。當(dāng)真正掌握了FPGA設(shè)計(jì)的本質(zhì)后，需要使用某一個(gè)廠家的某一種FPGA的時(shí)候，只需要針對(duì)這個(gè)廠家的該

b和c到y(tǒng)的邏輯等級(jí)還是3，但是關(guān)鍵路徑a到y(tǒng)的邏輯等級(jí)已經(jīng)優(yōu)化到了2級(jí)。與前面不同的是，優(yōu)化后的d信號(hào)多了一級(jí)的負(fù)載，也多了一個(gè)邏輯門，這其實(shí)也是一種“面積換速度”思想的體現(xiàn)。正可謂“魚和熊掌不可

不同，FPGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連）。 在實(shí)際設(shè)計(jì)中，使用最小的面積設(shè)計(jì)出最高的速度是每一個(gè)開發(fā)者追求的目標(biāo)，但是“魚和熊掌不可兼得”，取舍之間展示了一個(gè)開發(fā)者的智慧?！　?.

不同，FPGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連）。 在實(shí)際設(shè)計(jì)中，使用最小的面積設(shè)計(jì)出最高的速度是每一個(gè)開發(fā)者追求的目標(biāo)，但是“魚和熊掌不可兼得”，取舍之間展示了一個(gè)開發(fā)者的智慧。1.速度

不同，FPGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連）。 在實(shí)際設(shè)計(jì)中，使用最小的面積設(shè)計(jì)出最高的速度是每一個(gè)開發(fā)者追求的目標(biāo)，但是“魚和熊掌不可兼得”，取舍之間展示了一個(gè)開發(fā)者的智慧。1.速度

11.2魚體復(fù)阻抗測量系統(tǒng)設(shè)計(jì)現(xiàn)代智能化儀器儀表的設(shè)計(jì)，在很大程度上是軟件設(shè)計(jì)。對(duì)于同一個(gè)硬件電路，配以不同的軟件，實(shí)現(xiàn)的功能也就不同，而且有些硬件電路的功能可用軟件來實(shí)現(xiàn)。虛擬儀器的主要特點(diǎn)就是

`STM32單片機(jī)的調(diào)試接口一般有JTAG和SW兩種，JTAG接口因?yàn)樾枰墓苣_較多，故此僅在一些學(xué)習(xí)用的開發(fā)板上能夠見到，批量化生產(chǎn)的產(chǎn)品中極少用到。而SW接口僅需要兩個(gè)管腳（PA13和PA14），是使用較為普遍的調(diào)試接口。做為調(diào)試專用管腳，一旦在程序中將其設(shè)置為了普通GPIO，若想再通過SW調(diào)試則必須通過ISP方式下載新的程序（沒有進(jìn)行GPIO設(shè)置的程序），給調(diào)試帶來很多不便。下面討論如何做到PA13和PA14如果即能保證正常調(diào)試功能又可當(dāng)GPIO的方法。（1）做為輸入管腳當(dāng)使用調(diào)試接口做為輸出時(shí)，不需要進(jìn)行什么特殊設(shè)置，在任何時(shí)候直接使用讀取語句讀取即可，不會(huì)影響到SW調(diào)試功能。GPIO_ReadInputDataBit(GPIOA, GPIO_Pin_13);//讀取PA13(SW_DAT)電平GPIO_ReadInputDataBit(GPIOA, GPIO_Pin_14);//讀取PA14(SW_CLK)電平 （2）做為輸出管腳在程序開始時(shí)判斷當(dāng)前是否連接了SW調(diào)試器，若未連接時(shí)才去設(shè)置PA13和PA14為輸出GPIO。重點(diǎn)是如何判斷是否連接了調(diào)試器，我對(duì)STM32的函數(shù)庫并不是特別熟悉，經(jīng)過簡單不負(fù)責(zé)任的尋找后并沒有發(fā)現(xiàn)有這方面的現(xiàn)成函數(shù)，所以就土法上馬了。我們知道，如果連接了調(diào)試器時(shí)，不管是CLK還是DAT管腳，都會(huì)有無數(shù)的方波（調(diào)試嘛，一定是有方波的，要不然怎么進(jìn)行數(shù)據(jù)交互），既然任何時(shí)候都可以用讀取指令獲取管腳的電平狀態(tài)，那么只要判斷一下是不是有電平變化就可以了（方波），下面是個(gè)粗暴的判斷函數(shù)。unsigned char PA14IsDBG=0;unsigned char CheckPA14IsDBG(void){unsigned short i,j,s;if (PA14IsDBG==1) return 1;// PA14IsDBG是全局變量for (i=0;i<100;i++){ s=GPIO_ReadInputDataBit(GPIOA,GPIO_Pin_14); for (j=0;j<1000;j++) { if (GPIO_ReadInputDataBit(GPIOA,GPIO_Pin_14)!=s) { PA14IsDBG=1; UART1_SendString("Is Debug"); return 1; } //__NOP(); }} return 0;}上面的函數(shù)是使用PA14(SW_CLK)管腳進(jìn)行檢測，若使用PA13(SW_DAT)也同樣是可以的。設(shè)置PA14(SW_CLK)為輸出void SetPA14IsOut(void){GPIO_InitTypeDef GPIO_InitStructure;If (PA14IsDBG) return;GPIO_PinRemapConfig(GPIO_Remap_SWJ_Disable,ENABLE);//完全禁用調(diào)試接口RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA||RCC_APB2Periph_AFIO, ENABLE); GPIO_InitStructure.GPIO_Pin = GPIO_Pin_14;GPIO_InitStructure.GPIO_Mode = GPIO_Mode_Out_OD;//一定要是開漏輸出//GPIO_InitStructure.GPIO_Speed = GPIO_Speed_10MHz; GPIO_Init(GPIOA, &GPIO_InitStructure);}void SetPA14IsDbg(void){GPIO_InitTypeDef GPIO_InitStructure;GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable,ENABLE);//使能SW調(diào)試接口RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA||RCC_APB2Periph_AFIO, ENABLE); GPIO_InitStructure.GPIO_Pin = GPIO_Pin_14;GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IPU;//GPIO_InitStructure.GPIO_Speed = GPIO_Speed_10MHz; GPIO_Init(GPIOA, &GPIO_InitStructure);} //設(shè)置PA14輸出高低電平void PA14OutH(void){if (PA14IsDBG) return;GPIO_SetBits(GPIOA, GPIO_Pin_14);}void PA14OutL(void){if (PA14IsDBG) return;GPIO_ResetBits(GPIOA, GPIO_Pin_14);} void main(void){CheckPA14IsDBG();SetPA14IsOut();while (1){ PA14OutH(); Delay_ms(500); PA14OutL(); Delay_ms(500); CheckPA14IsDBGLK(); if (PA14IsDBG) SetPA14IsDbg();}} 需要注意的幾點(diǎn)：（1）上電后，必須遲早調(diào)用CheckPA14IsDBG();（2）在整個(gè)程序中，僅可調(diào)用一次SetPA14IsOut();且必須在CheckPA14IsDBG();之后。（3）PA13或者PA14做為輸出時(shí)，只能配置為開漏輸出，這一點(diǎn)非常重要（其實(shí)修改一下代碼也可以強(qiáng)推挽，明白其中原理就沒有問題）。（4）在程序運(yùn)行過程中，要經(jīng)常調(diào)用CheckPA14IsDBG();來檢測是否有調(diào)試信號(hào)出現(xiàn)，以便恢復(fù)為SW功能。（5）若單片機(jī)曾經(jīng)在非調(diào)試狀態(tài)運(yùn)行過，則再次調(diào)試時(shí)可能失敗，多試幾次就好了。（6）以上代碼使用了PA14，同樣適用于PA13，將代碼中的PA14改為PA13即可?！鏅?quán)聲明：本文為CSDN博主「許利凱」的原創(chuàng)文章，遵循CC 4.0 BY-SA版權(quán)協(xié)議，轉(zhuǎn)載請(qǐng)附上原文出處鏈接及本聲明。原文鏈接：https://blog.csdn.net/xulikai/article/details/107884939`

公司開發(fā)AM3359平臺(tái)，需要Ethercat兩個(gè)網(wǎng)絡(luò)接口和帶彩屏。 依照數(shù)據(jù)手冊(cè)Ethercat有一組PR1_MIIO需要占用LCD_DATA數(shù)據(jù)線，如果兩者都需要的話，請(qǐng)問管腳怎么分配？PR1_MIIO和LCD_DATA兩組信號(hào)能分開嗎？或者有沒有其他的解決方案？ 魚和熊掌不能兼得啊

連接焊接點(diǎn)的位置較短要3.5MM，并且價(jià)格相對(duì)要高一點(diǎn)，這設(shè)計(jì)上是達(dá)到了客戶的要求，預(yù)算上就需要放寬一點(diǎn)，正所謂魚和熊掌不能兼得，所以對(duì)于設(shè)計(jì)師們，要好好做出一番考量了。

，但是vmware10、9、8不能正常和win7共享文件夾，真的是魚與熊掌不可兼得嗎？怎么才能在vmware11上正常進(jìn)入unity模式?。?/div>