SN75LVDS386 16 路 LVDS 接收器

該系列4路，8路或16路差分線路接收器（帶可選集成終端）實現(xiàn)了低壓差分信號的電氣特性（ LVDS）。這種信號技術(shù)降低了5 V差分標(biāo)準(zhǔn)電平（例如EIA /TIA-422B）的輸出電壓電平，以降低功率，提高開關(guān)速度，并允許使用3 V電源軌進(jìn)行操作。

< p>任何差分接收器都提供有效的邏輯輸出狀態(tài)，在輸入共模電壓范圍內(nèi)具有±100 mV的差分輸入電壓。輸入共模電壓范圍允許兩個LVDS節(jié)點(diǎn)之間的1 V接地電位差。此外，LVDS信號的高速切換幾乎總是需要在電纜或傳輸介質(zhì)的接收端使用線路阻抗匹配電阻器。 LVDT產(chǎn)品通過將其與接收器集成來消除此外部電阻。

該器件和信號技術(shù)的預(yù)期應(yīng)用是通過大約100Ω的受控阻抗介質(zhì)進(jìn)行點(diǎn)對點(diǎn)基帶數(shù)據(jù)傳輸。傳輸介質(zhì)可以是印刷電路板跡線，背板或電纜。大量接收器集成在同一基板中，同時具有平衡信號的低脈沖偏移，允許對同步并行數(shù)據(jù)傳輸?shù)臅r鐘和數(shù)據(jù)進(jìn)行極其精確的定時對準(zhǔn)。與其配套產(chǎn)品一起使用時，8通道或16通道驅(qū)動器（分別為SN65LVDS389或SN65LVDS387）在單邊沿時鐘系統(tǒng)中每秒可進(jìn)行超過2億次數(shù)據(jù)傳輸，但功耗很小。

最終速率和數(shù)據(jù)傳輸距離取決于介質(zhì)的衰減特性，與環(huán)境耦合的噪聲以及其他系統(tǒng)特性。