論基于candence的組裝清單做法資料下載

CANDENCE是常用的繪制原理圖與PCB的EDA工具之一，它幾乎可以完成電子設(shè)計的方方面面，包括ASIC設(shè)計，FPGA設(shè)計，PCB設(shè)計等。今天我們來聊聊Cadence軟件中使用中關(guān)于原理圖的組裝清單做法。 附件是我對cadence組裝清單的制作方法總結(jié)，對比，以及我居于公司現(xiàn)階段條件做的改進方法。在原理圖1頁到40頁的樣子，一個完整的組裝清單制作大約30min時間。

1 前言

CANDENCE 是常用的繪制原理圖與 PCB 的 EDA 工具之一，它幾乎可以完 成電子設(shè)計的方方面面，包括 ASIC 設(shè)計，F(xiàn)PGA 設(shè)計，PCB 設(shè)計等。今天我們 來聊聊 Cadence 軟件中使用中關(guān)于原理圖的組裝清單做法。 2 通常的組裝清單做法 2.1 方法一 通常的組裝清單做法是導(dǎo)出 boom 單，然后復(fù)制其中內(nèi)容到相應(yīng)的表格中， 再添加其他相關(guān)信息。具體步驟如下： a) 依次（1,2,3）點圖 1 中的相應(yīng)位置，導(dǎo)出 boom 單； b) 將 boom 單中的需要信息（型號，數(shù)量，位號等）復(fù)制到對應(yīng)組裝清單 表格中，生成的 boom 樣子如圖 2； c) 再填上組裝清單上缺的信息欄，組裝清單的格式示例如圖 3；

?

?

?

2.2 方法二

方法二的操作步驟和方法一基本一致，唯一的區(qū)別在于在建元器件原理圖封 裝時將組裝清單格式中需要的信息全部做進去。封裝信息建立的方法如下： a) 常規(guī)建立好封裝之后，雙擊器件出來 user properties 界面，如圖 4； b) 在 user properties 中點擊 new,添加想添加的信息； c) 點擊 ok 完成；