virtex-7 GTX的Chipscope集成誤碼率測(cè)試資料說(shuō)明

　　用于virtex?-7 FPGA GTX收發(fā)器的Chipscope?Pro ibert核心是可定制的，設(shè)計(jì)用于評(píng)估和監(jiān)控virtex-7 FPGA GTX收發(fā)器。該核心包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和校驗(yàn)器，以及對(duì)端口的訪問(wèn)和GTX收發(fā)器的動(dòng)態(tài)重新配置端口屬性。還包括通信邏輯，允許通過(guò)JTAG對(duì)設(shè)計(jì)進(jìn)行運(yùn)行時(shí)訪問(wèn)。根據(jù)客戶(hù)配置和本文檔中的描述，此核心可以用作獨(dú)立的或開(kāi)放的設(shè)計(jì)。

　　特征

　　?在Chipscope Pro分析儀軟件和Ibert核心之間提供通信路徑

　　?提供用戶(hù)可選擇數(shù)量的virtex-7 FPGA GTX收發(fā)器

　　?收發(fā)器可根據(jù)需要的線(xiàn)速率、參考時(shí)鐘速率、參考時(shí)鐘源和數(shù)據(jù)路徑寬度進(jìn)行定制。

　　?需要一個(gè)系統(tǒng)時(shí)鐘，該時(shí)鐘可以來(lái)自一個(gè)PIN或一個(gè)啟用的GTX收發(fā)器。

　　串行收發(fā)器refclk可以基于多路復(fù)用器從cpll或qpll中獲得，如圖2所示。這可以從virtex-7 FPGA ibert核心生成器工具GUI中選擇。

　　Ibert核心設(shè)計(jì)用于需要驗(yàn)證或評(píng)估virtex-7 FPGA GTX收發(fā)器的任何應(yīng)用。

　　Ibert核心為virtex-7 FPGA GTX收發(fā)器提供了一個(gè)廣泛的物理介質(zhì)附件（PMA）評(píng)估和演示平臺(tái)?？梢詤?shù)化地使用不同的GTX收發(fā)器和時(shí)鐘拓?fù)浣Y(jié)構(gòu)，ibret核心也可以定制為使用不同的線(xiàn)路速率、參考時(shí)鐘速率和邏輯寬度。所需的每個(gè)GTX收發(fā)器都包含數(shù)據(jù)模式生成器和校驗(yàn)器，提供各種不同的偽隨機(jī)二進(jìn)制序列（PRB）和要通過(guò)通道發(fā)送的時(shí)鐘模式。此外，可以通過(guò)與GTX收發(fā)器的DRP端口通信的邏輯訪問(wèn)GTX收發(fā)器的配置和調(diào)整，以更改屬性設(shè)置，以及控制端口上的值的寄存器。在運(yùn)行時(shí)，Chipscope Analyzer工具通過(guò)JTAG，使用作為Ibert核心一部分的xilinx電纜和專(zhuān)有邏輯與Ibert核心進(jìn)行通信。

　　在ibert設(shè)計(jì)中啟用的每個(gè)GTX收發(fā)器都有一個(gè)模式生成器和一個(gè)模式檢查器。模式發(fā)生器通過(guò)發(fā)送器發(fā)送數(shù)據(jù)。模式檢查程序通過(guò)接收器接受數(shù)據(jù)，并對(duì)照內(nèi)部生成的模式檢查數(shù)據(jù)。ibert提供prbs 7位、prbs 15位、prbs 23位、prbs31位、clk 2x（101010…）和clk 10x（1111111111 00000000000…）模式。

　　這些模式針對(duì)運(yùn)行時(shí)選擇的邏輯寬度進(jìn)行了優(yōu)化。分別選擇Tx模式和Rx模式。

　　分析儀軟件顯示一個(gè)“鏈接”信號(hào)，直到有五個(gè)連續(xù)循環(huán)出現(xiàn)錯(cuò)誤為止。使用模式檢查器邏輯，將傳入數(shù)據(jù)與內(nèi)部生成的模式進(jìn)行比較。當(dāng)檢查程序連續(xù)收到五個(gè)有錯(cuò)誤的數(shù)據(jù)周期時(shí)，Chipscope Pro Analyzer軟件將禁用鏈路信號(hào)。內(nèi)部計(jì)數(shù)器累積接收到的字?jǐn)?shù)和錯(cuò)誤數(shù)。