硬件描述語言VHDL及其應用的詳細說明

　　一、目的

　　1. 了解目前電子設計系統(tǒng)方法及流程

　　2. 了解/掌握綜合與驗證工具

　　3. 能用VHDL設計復雜功能電路

　　二、內容

　　1. 高層次設計概述

　　2. 如何寫優(yōu)化的VHDL代碼

　　3. examples

　　4. SoC設計方法學

　　5. 設計工具使用

　　三、如何學習本課程

　　帶著實際課題學習，多提問題，一起分析、討論

　　一、高層次設計概述

　　1. EDA工具發(fā)展

　　2. 設計方法

　　3. 深亞微米設計問題

　　4. 測試綜合（可測性設計）

　　5. Top-down設計流程

　　6. 硬件描述語言

　　7. 綜合

　　8. VHDL設計小結

　　1.1 EDA工具發(fā)展（Cont.）

　　CAD： 邏輯圖輸入、邏輯模擬、電路模擬、版圖設計和版圖驗證分別進行，需要對兩者結果進行多次比較、修改。設計規(guī)模較小

　　CAE： 集邏輯圖輸入、邏輯模擬、測試碼生成、電路模擬、版圖設計、版圖驗證等工具一體，構成一個較完整的IC設計系統(tǒng)

　　EDA： HDL取代邏輯輸入，邏輯網(wǎng)表由綜合工具自動產(chǎn)生，可管理性增強，易于維護和數(shù)據(jù)交換

　　SoC： 采用深亞微米工藝生產(chǎn)技術，基于平臺設計和IP復用技術，時序收斂性為首要目標

　　1.2 設計方法

　　自底向上設計方法（Bottom-up）： 系統(tǒng)功能劃分單元設計功能模塊設計子系統(tǒng)設計系統(tǒng)總成

　　自頂向下設計方法（Top-down） ：系統(tǒng)行為設計結構設計邏輯設計電路設計版圖設計

　　基于平臺設計方法（Platform-based）： SoC設計普遍采用的方法，SoC平臺和IP—Intellectual Property

　　其它設計： 嵌入式設計方法，層次式設計方法等