高精度ADC信號鏈中固定頻率雜散問題分析及解決辦法資料下載

作者：Steven Xie 雖然目前的高分辨率SAR ADC和Σ-Δ ADC可提供高分辨率和低噪聲，但系統(tǒng)設(shè)計師們可能難以實現(xiàn)數(shù)據(jù)手冊上的額定SNR性能。而要達到最佳SFDR，也就是在系統(tǒng)信號鏈中實現(xiàn)無雜散的干凈噪底，可能就更加困難了。雜散信號可能源于ADC周圍的不合理電路，也有可能是因惡劣工作環(huán)境下出現(xiàn)的外部干擾而導(dǎo)致。 針對高分辨率、精密ADC應(yīng)用中的雜散問題，本文將介紹幾種判斷其根本原因的方法，并提出相應(yīng)的解決方案。這些技術(shù)和方法將有助于提高終端系統(tǒng)的EMC能力和可靠性。 本文將針對五種不同的應(yīng)用情況闡述用于降低雜散的特定設(shè)計解決方案： * 由控制器板上的DC-DC電源輻射而導(dǎo)致的雜散問題。 * 由AC-DC適配器噪聲通過外部基準源而導(dǎo)致的雜散問題。 * 由模擬輸入電纜而導(dǎo)致的雜散問題。 * 由模擬輸入電纜上的耦合干擾而導(dǎo)致的雜散問題。 * 由室內(nèi)照明設(shè)備導(dǎo)致的雜散問題。 * 雜散與SFDR 眾所周知，無雜散動態(tài)范圍(SFDR)表示可從大干擾信號分辨出的最小功率信號。對于目前的高分辨率、精密ADC，SFDR一般主要由基波頻率與目標基波頻率的第二或第三諧波之間的動態(tài)范圍構(gòu)成。然而，由于系統(tǒng)其他方面的因素，可能會導(dǎo)致雜散產(chǎn)生并限制系統(tǒng)的性能。 這些雜散可分為輸入頻率相關(guān)雜散和固定頻率雜散。輸入頻率相關(guān)雜散與諧波或非線性特性有關(guān)。本文將重點分析由電源、外部基準源、數(shù)字連接、外部干擾等造成的固定頻率雜散。根據(jù)應(yīng)用情況，可降低或完全避免這些類型的雜散，以助于實現(xiàn)最佳的信號鏈性能。 由ADC周圍DC-DC電源而導(dǎo)致的雜散問題 由于DC-DC開關(guān)穩(wěn)壓器會產(chǎn)生較高的紋波噪聲，通常建議將LDO作為在精密測量系統(tǒng)中為精密ADC生成低噪聲電源軌的解決方案。固定頻率或脈寬調(diào)制開關(guān)穩(wěn)壓器會產(chǎn)生開關(guān)紋波，該紋波一般位于幾萬至幾兆赫茲固定頻率處。固定頻率噪聲可能會通過ADC的PSRR機制饋入ADC轉(zhuǎn)換代碼中。 某些設(shè)計師可能會因電路板空間有限或預(yù)算問題而在精密ADC應(yīng)用中采用DC-DC開關(guān)穩(wěn)壓器。為了實現(xiàn)理想的信號鏈性能，他們必須限制紋波噪聲或使用高PSRR ADC，以確保這些紋波噪聲低于ADC噪底。否則，在ADC輸出頻譜的開關(guān)頻率處可能會出現(xiàn)雜散，這有可能會使信號鏈的動態(tài)范圍降級。 AD7616 是一款16位數(shù)據(jù)采集系統(tǒng)(DAS)，支持在電力線監(jiān)控中對16個通道進行雙路同步采樣。該器件具有很高的PSRR，將能有效地抑制/衰減開關(guān)紋波。例如，將一個在100 kHz處有100 mV峰峰值紋波噪聲的DC-DC開關(guān)電源用于AD7616，VCC為5 V，±10 V輸入范圍。 則因紋波導(dǎo)致的數(shù)字碼噪聲為： 對于一個16位轉(zhuǎn)換器而言，ADC輸出端出現(xiàn)的這種紋波電平是非常低的。ADC的高PSRR性能使得設(shè)計師們也可以在精密測量系統(tǒng)中采用開關(guān)穩(wěn)壓器。 圖1.AD7616 PSRR與紋波頻率的關(guān)系。 因DC-DC電源輻射而導(dǎo)致的雜散問題 僅僅使用高PSRR ADC并不能保證開關(guān)穩(wěn)壓器在精密測量系統(tǒng)中不會造成任何問題。開關(guān)穩(wěn)壓器產(chǎn)生的紋波噪聲可能會通過其他方式饋入ADC的數(shù)字碼中。 AD4003 是一款低噪聲、低功耗、高速、18位、2 MSPS精密逐次逼近型寄存器(SAR) ADC。在EVAL-AD4003FMCZ評估板交流性能測試過程中，在277.5 kHz附近出現(xiàn)約–115 dBFS的雜散電平；該雜散及其第二諧波如圖2所示。 圖2.EVAL-AD4003FMCZ評估板上觀察到的雜散問題。 圖2.EVAL-AD4003FMCZ評估板上觀察到的雜散問題。 其次，進行測試，判斷雜散是否來自模擬輸入端。測試結(jié)果如下： 移除差分模擬輸入調(diào)理電路后，雜散降低。 在AD4003的緩沖放大器ADA4807-1前端插入一個窄帶RC濾波器（如1 kΩ，10 nF）后，雜散降低。 這些結(jié)果表明，雜散導(dǎo)致的噪聲可能會通過調(diào)理電路進入AD4003的模擬輸入端。然后，斷開傳感器輸出，移除調(diào)理電路，僅留下VREF/2 CM電壓輸入（在ADA4807-1的同相輸入端）。但仍然存在雜散，并且具有近似的電平。 那么，懷疑干擾源有可能位于EVAL-AD4003FMCZ信號鏈周圍。為了證明此點，在EVAL-AD4003FMCZ評估板和SDP-H1控制器板上多處放置銅箔屏蔽罩。其結(jié)果是，當銅箔屏蔽罩覆蓋SDP-H1板上的DC-DC電源時，如圖3所示，雜散就會消失。277.5 kHz雜散頻率剛好與ADP2323 穩(wěn)壓器的編程開關(guān)頻率相符。圖4顯示了EVAL-AD7616SDZ GUI FFT捕獲的3.3 V VADJ_FMC開關(guān)頻率功率。 圖3.VADJ_FMC電感L5被銅箔屏蔽罩覆蓋。 圖4.EVAL-AD7616SDZ GUI FFT捕獲的VADJ_FMC 3.3 V開關(guān)紋波。 得出的結(jié)論是，DC-DC開關(guān)頻率干擾是由8.2 μH電感L5發(fā)出的。該干擾從緩沖放大器ADA4807-1的輸入端注入信號鏈，然后進入AD4003 ADC的模擬輸入端。 針對這種DC-DC電源轉(zhuǎn)換器導(dǎo)致的雜散問題，可行的解決方案有： 在AD4003 ADC前端使用一個低通濾波器，以在應(yīng)用帶寬允許的情況下，將耦合的DC-DC開關(guān)頻率干擾衰減到符合設(shè)計目標的程度（即雜散位于噪底以下）。 使用L5為屏蔽電感的新型SDP-H1板（BOM版本1.4）。輻射干擾功率降低，因此AD4003 ADC頻譜中捕獲的雜散功率也低得多。 VADJ_FMC的電壓電平可通過EVAL-AD4003FMCZ評估板上的EEPROM進行編程。試驗證明，使用較低的電壓電平（如VADJ_FMC為2.5 V）也會使雜散消失。 由AC-DC適配器噪聲耦合通過外部基準源而導(dǎo)致的雜散問題 ADC參考其直流基準電壓電平將模擬信號量化成一個數(shù)字碼。因此，直流基準電壓輸入上的噪聲將直接饋入ADC輸出的數(shù)字碼。 AD7175-2是一款低噪聲、快速建立、多路復(fù)用、2/4通道（全差分/偽差分）Σ-Δ型ADC，可用于低帶寬輸入。在EVAL-AD7175SDZ評估板的信號鏈測試中，在60 kHz附近捕獲到一簇雜散信號，如圖5所示。 圖5.EVAL-AD7175-2SDZ評估板上觀察到的雜散問題。 經(jīng)過評估發(fā)現(xiàn)，AD7175-2 ADC的電源和模擬調(diào)理電路都處于良好狀態(tài)。但是，如圖6中所示，AD7175-2的5 V基準電壓輸入由ADR445基準源生成，該基準源的9 V直流電源來自評估板外部的AC-DC適配器。接下來，使用一個工作臺9 V直流電源模塊替換該適配器。結(jié)果雜散簇消失，僅在60 kHz處留下一個窄帶雜散。 圖6.EVAL-AD7175-2SDZ評估板上觀察到雜散問題。