完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > eda工具
EDA工具軟件可大致可分為芯片設(shè)計(jì)輔助軟件、可編程芯片輔助設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)輔助軟件等三類。進(jìn)入我國(guó)并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計(jì)軟件輔助類和可編程芯片輔助設(shè)計(jì)軟件:Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim,ISE,modelsim等等。
文章:252個(gè) 瀏覽:31673次 帖子:9個(gè)
精益求精:DFM助力產(chǎn)品設(shè)計(jì)升級(jí)
DFM的核心原則詳解簡(jiǎn)化設(shè)計(jì)你的目標(biāo)是設(shè)計(jì)零部件,使其能夠順利地裝配在一起。盡量減少?gòu)?fù)雜或手動(dòng)組裝步驟的數(shù)量。確保它們易于對(duì)齊、緊固和連接。這減少了組裝...
2024-07-17 標(biāo)簽:EDA工具DFMDFM技術(shù) 940 0
在Verilog中實(shí)現(xiàn)Moore型和Mealy型狀態(tài)機(jī)的方法簡(jiǎn)析
編寫能夠被綜合工具識(shí)別的狀態(tài)機(jī),首先需要理解狀態(tài)機(jī)的基本概念和分類。狀態(tài)機(jī)(FSM)是表示有限個(gè)狀態(tài)以及在這些狀態(tài)之間轉(zhuǎn)換的邏輯結(jié)構(gòu)。
2024-05-01 標(biāo)簽:EDA工具Verilog狀態(tài)機(jī) 1381 0
關(guān)于同步FIFO和異步FIFO的基礎(chǔ)知識(shí)總結(jié)
FIFO是一種先進(jìn)先出數(shù)據(jù)緩存器,它與普通存儲(chǔ)器的區(qū)別是沒(méi)有外部讀寫地址線,使用起來(lái)非常簡(jiǎn)單,缺點(diǎn)是只能順序讀寫,而不能隨機(jī)讀寫。
2024-04-09 標(biāo)簽:數(shù)據(jù)傳輸EDA工具二進(jìn)制 2967 0
我們?cè)撊绾螒?yīng)對(duì)SOC中越來(lái)越龐大和復(fù)雜的SDC約束?
SOC設(shè)計(jì)變得越來(lái)越復(fù)雜,成本越來(lái)越高,設(shè)計(jì)和驗(yàn)證也越來(lái)越困難。
2024-03-13 標(biāo)簽:EDA工具SoC設(shè)計(jì)信號(hào)完整性 1044 0
FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述
IP(Intelligent Property) 核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱,是經(jīng)過(guò)反復(fù)驗(yàn)證過(guò)的、具有特定功能的宏模塊,與芯片制造工藝無(wú)關(guān),可...
2024-03-07 標(biāo)簽:FPGA設(shè)計(jì)寄存器EDA工具 1131 0
eda工具軟件有哪些 EDA工具有什么優(yōu)勢(shì)
EDA (Exploratory Data Analysis)是指通過(guò)可視化和統(tǒng)計(jì)方法來(lái)探索和分析數(shù)據(jù)的過(guò)程。它是數(shù)據(jù)分析的重要步驟,能夠幫助我們了解數(shù)...
2024-01-30 標(biāo)簽:EDA工具軟件數(shù)據(jù)處理 1064 0
NCSIM、VCS和QuestaSim后仿真如何屏蔽冗余的違例信息呢?
在進(jìn)行數(shù)字電路后仿真時(shí),經(jīng)常會(huì)遇到很多時(shí)序?yàn)槔?,通常這些違例都是由網(wǎng)表中大量的時(shí)序檢查報(bào)出的。
calibre query和yeild server在layout design上的應(yīng)用
第一件事:不同版圖EDA工具間數(shù)據(jù)的轉(zhuǎn)換問(wèn)題,除了基于OA的database的pcell 還是存在一些各家工具自己封閉的內(nèi)容,這部分內(nèi)容如何能夠不同to...
Chiplet可以讓SoC設(shè)計(jì)變得更容易嗎?
理想情況下,chiplet可以像搭積木一樣組合成現(xiàn)成的產(chǎn)品,無(wú)需使用EDA工具。
2023-11-09 標(biāo)簽:EDA工具SoC設(shè)計(jì)sip封裝 425 0
數(shù)字IC前端設(shè)計(jì)+后端設(shè)計(jì)流程實(shí)現(xiàn)
RTL 設(shè)計(jì)** :芯片功能設(shè)計(jì)。硬件描述語(yǔ)言如 Verilog、VHDL、SystemVerilog。
2023-11-08 標(biāo)簽:緩沖器IC設(shè)計(jì)EDA工具 4082 0
數(shù)字實(shí)現(xiàn)過(guò)程中的慣性延遲和傳輸延遲
一般用來(lái)指定模塊內(nèi)部信號(hào)通過(guò)邏輯單元或者線網(wǎng)耗費(fèi)的時(shí)間。
芯片設(shè)計(jì)流程基礎(chǔ)知識(shí)入門
芯片近些年來(lái)一直是風(fēng)口,幾乎所有有實(shí)力的上市公司都要蹭下這個(gè)熱度:自研芯片。
2023-11-01 標(biāo)簽:EDA工具芯片設(shè)計(jì)SoC設(shè)計(jì) 2737 0
以xa-vcs為例如何進(jìn)行cosim仿真驗(yàn)證?
**1 ** 層級(jí)關(guān)系 曾經(jīng)我一直認(rèn)為cosim最頂層必須是一個(gè)數(shù)字頂層,其實(shí)不然。具體使用哪個(gè)做頂層要看項(xiàng)目,以數(shù)字為頂層的好處是,模擬仿真的結(jié)果都轉(zhuǎn)...
2023-10-31 標(biāo)簽:EDA工具加法器電平轉(zhuǎn)換 3510 0
std::randomize隨機(jī)結(jié)果不符合預(yù)期?
在近期的一個(gè)testcase調(diào)試中,遇到一個(gè)std::randomize隨機(jī)結(jié)果不符合預(yù)期的現(xiàn)象。
PCB設(shè)計(jì)/ 制造數(shù)據(jù)交換技術(shù)及標(biāo)準(zhǔn)化
Gerber是事實(shí)上的PCB 數(shù)據(jù)工業(yè)標(biāo)準(zhǔn),仍在廣泛應(yīng)用。從1970 年問(wèn)世的Gerber 原型到1992年的Gerber 274X ,雖經(jīng)不斷改良,...
大家都知道,芯片設(shè)計(jì)和生產(chǎn)是一個(gè)非常復(fù)雜的過(guò)程。光一臺(tái)生產(chǎn)芯片的光刻機(jī)就包含了約10萬(wàn)個(gè)零部件。
2023-10-07 標(biāo)簽:TSMCEDA工具芯片設(shè)計(jì) 2.5萬(wàn) 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |